


ELECTRÓNICA DIGITAL

I

PS



ELECTRÓNICOS

DESARROLLO

DE PRODUCTOS



ÍNDICE

1. Lógica digital	4
1.1. Definición de lógica digital	4
1.2. Elementos de decisión y memoria	4
2. Sistemas de numeración	5
2.1. Sistema binario	5
2.2. Conversión de decimal a binario	5
2.3. Aritmética binaria	6
2.4. Otros códigos binarios	7
2.5. Sistema octal	8
2.6. Sistema hexadecimal	8
2.7. Cambio de cualquier base a decimal	9
3. Álgebra de Boole	10
3.1. Propiedades del álgebra de Boole	10
3.2. Teoremas del álgebra de Boole	11
4. Puerta lógicas	12
4.1. Tipos de puertas lógicas	12
4.2. Características de las puertas lógicas	14
4.3. Familias lógicas	15
4.3.1. Familia lógica TTL	15
4.3.2. Familia lógica CMOS	16
5. Funciones en el álgebra de Boole	18
5.1. Tabla de la verdad	18
5.2. Resolución lógica de problemas	19
5.3. Realización de funciones con puertas NAND y NOR	22
6. Simplificación de circuitos lógicos	24
6.1. Tipos de circuito lógicos	24
6.2. Simplificación de funciones lógicas	24
6.2.1. Simplificación matemática	24
6.2.2. Simplificación gráfica (Karnaugh)	25
7. Otros circuitos lógicos combinacionales	29
7.1. Decodificadores	29
7.1.1. Decodificadores binarios	29
7.1.2. Decodificador BCD/decimal	30
7.2. Aplicación de los decodificadores	31
7.3. Asociación de decodificadores	33
7.4. Codificadores	33
7.5. Asociación de codificadores	37
7.6. Convertidores de código	38
7.7. Multiplexores	40



7.8.	Demultiplexores	41
7.9.	Comparadores	43
8.	Elemento básico de memoria	45
8.1.	El biestable	45
8.2.	Flip-Flop R-S con puertas con puertas NOR	46
8.3.	Flip-Flop R-S con puertas NAND	48
8.4.	Biestable R-S síncrono	49
8.5.	Biestable tipo D	51
8.6.	El biestable J-K	52
8.7.	Biestable tipo T	53
8.8.	Básculas monoestables	54
8.9.	Básculas astables	56
9.	Registros de desplazamiento y contadores	58
9.1.	Registros de desplazamiento y latch	58
9.1.1.	Registro de desplazamiento serie – serie	59
9.1.2.	Registro de desplazamiento serie – paralelo	60
9.1.3.	Registro de desplazamiento paralelo – serie	61
9.1.4.	Registros de desplazamiento universales	61
9.2.	El temporizador 555	63
9.2.1.	El 555 como monoestable	65
9.2.2.	El 555 como astable	66
9.3.	Contadores	68
9.4.	Contadores asíncronos	69
9.5.	Contadores síncronos	70
9.5.1.	Ejemplo de diseño de un contador síncrono	75
9.6.	Circuitos secuenciales asíncronos con puertas	76
9.7.	Circuitos secuenciales síncronos con biestables	79
10.	Memorias	83
10.1.	Características de las memorias	84
10.2.	Memorias RAM estáticas	85
10.2.1.	Diagrama interno de una RAM estática	87
10.2.2.	Modos de funcionamiento de las RAM estáticas	88
10.2.3.	Expansión de memoria	89
10.3.	Memorias RAM serie	93
10.4.	Memorias RAM dinámicas	94
10.5.	Memorias RAM dual – port	95
10.6.	Memorias ROM	96
10.7.	Memorias PROM	97
10.8.	Otras memorias programables	97



1. LOGICA DIGITAL

1.1. DEFINICIÓN DE LÓGICA DIGITAL.

Los circuitos que trabajan con electrónica digital son aquellos que son capaces de obtener decisiones lógicas como salida a partir de unas ciertas condiciones de entrada. En consecuencia, se puede decir que en algunos casos parecen que son inteligentes, aunque esto no es cierto, ya que no tienen capacidad para pensar por sí mismos, sino que están programados por la persona que los diseñó.

La electrónica analógica y la digital son opuestas, ya que la primera trabaja con señales que varían de forma continua, mientras que la segunda trabaja con señales de naturaleza incremental. En electrónica analógica los parámetros de medida usuales son los voltajes e intensidades, mientras que en electrónica digital se miden los estados lógicos de un circuito.

1.2. ELEMENTOS DIGITALES DE DECISIÓN Y MEMORIA.

Como se ha visto antes, los circuitos digitales tienen ciertos estados lógicos dentro de su funcionamiento, lo que significa que presentan cierta memoria para realizar las tareas para las que se les han programado. El elemento que hace posible que se disponga de esa memoria es la *puerta lógica*, que será el elemento base de toma de decisiones de nuestros circuitos.

Así interconectando varias puertas lógicas se conseguirán codificar los posibles resultados que se deseen obtener de un circuito, codificando la información necesaria en la red de puertas lógicas que se formará en cada caso.

La salida de estos elementos es un "sí" o un "no", que dependerá de los estados de sus entradas. Por ello se trabajará con el sistema de numeración binario, en el que solo existirán esos estados. Este sistema es un sistema en base 2, frente al de base 10 que se utiliza normalmente en la vida cotidiana. Para poder trabajar con él se utilizará el álgebra de Boole, que definirá las normas de utilización de este nuevo sistema.



2. SISTEMAS DE NUMERACIÓN.

En este capítulo se introducirán los métodos de conversión entre varios sistemas de numeración, con los que se trabajará en electrónica digital.

2.1. SISTEMA BINARIO.

Como se dijo anteriormente este sistema es el que se utilizará cuando se trabaje en electrónica digital. Se basa en la utilización de dos números para representar cualquier cantidad, que son el "0" y el "1".

En electrónica estos números representarán los niveles de tensión de cada punto de un circuito, "1" cuando exista tensión alta y "0" cuando la tensión sea nula.

El procedimiento de la formación de cualquier número en este sistema sigue el mismo procedimiento que el sistema decimal, pero sustituyendo las potencias de 10 por potencias de dos.

Las equivalencias entre los primeros números decimales y los binarios correspondientes son:

DECIMAL	BINARIO
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
10	1010
11	1011
12	1100
13	1101
14	1110
15	1111

2.2. CONVERSIÓN DE DECIMAL A BINARIO.


Existen dos métodos para realizar la conversión de un número decimal a binario.

- Teniendo en cuenta las sucesivas potencias de dos y su correspondiente valor en decimal. Se ajustará la suma total de los números binarios puestos a uno y su correspondiente valor en decimal. La similitud entre ambos sistemas se muestra más abajo.



POTENCIAS DE 2	2^6	2^5	2^4	2^3	2^2	2^1	2^0
EQUIVALENCIA DECIMAL	64	32	16	8	4	2	1

- Realizando sucesivas divisiones por la base binaria 2. El resultado se obtiene recogiendo números enteros de la operación, empezando por el último cociente y siguiendo por los restos de cada división, desde abajo hacia arriba, es decir:



2.3. ARITMETICA BINARIA.

Las reglas para realizar operaciones en aritmética binaria son similares a las que se utilizan en el sistema decimal, pero mucho más simples, ya que se utilizan solamente dos números.

Las reglas para las cuatro operaciones básicas son:

SUMA	RESTA	MULTIPLICACION	DIVISION
$0 + 0 = 0$	$0 - 0 = 0$	$0 * 0 = 0$	$0 : 0 = 0$
$0 + 1 = 1$	$0 - 1 = 1$ (y presta 1)	$0 * 1 = 0$	$0 : 1 = 0$
$1 + 0 = 1$	$1 - 0 = 1$	$1 * 0 = 0$	$1 : 0 = \infty$
$1 + 1 = 0$ (y llevo 1)	$1 - 1 = 0$	$1 * 1 = 1$	$1 : 1 = 1$



2.4. OTROS CÓDIGOS BINARIOS.

Hay otros códigos binarios que se utilizan en electrónica digital y que por su importancia se explican a continuación.

- Decimal codificado en binario (BCD).

Este sistema es una forma particular de emplear el sistema binario, que se utiliza para representar números decimales. Cada dígito decimal se representa con bloques independientes de 4 bits codificados en binario. Se utiliza para representación de números decimales en displays. Su formato se representa en la siguiente tabla:

NUMERO BINARIO	DIGITO DECIMAL
0000	0
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8
1001	9

De esta forma la representación de números decimales se haría de la siguiente forma:

DECIMAL (782)	7	8	2
CODIGO BCD	0111	1000	0010

- Código de paridad de bit:

Éste no es en sí un sistema de numeración, sino que más bien es un sistema de seguridad para otro sistema de numeración.

Se utiliza en la transmisión de datos entre ordenadores y en algunos tipos de memorias, para controlar que el byte recibido es correcto y no ha sufrido modificación de la información en el proceso de transmisión de los datos digitales.

Funciona con un solo bit, que representa el tipo de paridad que tiene el byte que lo acompaña junto con el propio bit de paridad, según los siguientes formatos.

- Paridad impar: El número de unos del grupo de bits formado por los datos y el bit de paridad es siempre impar, con lo que el bit de paridad es puesto a uno si el numero de unos del dato original era par y se pone a cero en el caso contrario.



- Paridad par: El número de unos del grupo de bits formado por los datos y el bit de paridad es siempre par; con lo que el bit de paridad es puesto a uno si el número de unos del dato original era impar y se pone a cero en el caso contrario.

2.5. SISTEMA OCTAL.

En este sistema de numeración las cantidades se representan con 8 dígitos distintos (7, 6, 5, 4, 3, 2, 1 y 0) en base 8.

Con él se consiguen representar números binarios de una forma más reducida y sencilla para su lectura.

Para convertir un número decimal a octal se sigue un procedimiento similar al que se utilizaba en binario, con la diferencia de que ahora se divide entre 8 el lugar de entre 2.

Para convertir un número binario a octal se agrupan los bits de 3 en 3 de derecha a izquierda y después se convierten esos grupos de bits a formato decimal. Esto dará como máximo un valor de 7 por dígito, ya que estamos trabajando en octal. Por ejemplo:

$$11010110_{10} = 11.010.110 = 3.2.6 = 326_{10}$$

2.6. SISTEMA HEXADECIMAL.

Este sistema está compuesto por un total de 16 dígitos distintos, representándose los 6 mayores por las 6 primeras letras del alfabeto en mayúsculas, es decir (F, E, D, C, B, A, 9, 8, 7, 6, 5, 4, 3, 2, 1 y 0).

Es el sistema más utilizado en el proceso de datos por excelencia, en gran parte debido a la existencia de procesadores digitales que manejan más de 8 bits de datos. Con cada número hexadecimal se pueden expresar hasta 4 bits binarios.

La conversión de un dato binario a hexadecimal es muy sencilla. Se agrupan los bits binarios en grupos de 4 de derecha a izquierda. Convirtiendo después estos grupos de bits como se indica en la tabla de abajo.



En esta tabla además se representan las conversiones de los 16 primeros números decimales a las demás bases que se han explicado.

DECIMAL	BINARIO	OCTAL	HEXADECIMAL
0	0000	0	0
1	0001	1	1
2	0010	2	2
3	0011	3	3
4	0100	4	4
5	0101	5	5
6	0110	6	6
7	0111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F

2.7. CAMBIO DE CUALQUIER BASE A DECIMAL.

Con el siguiente método se puede cambiar un número de cualquier base a base decimal. Habrá que aplicar la siguiente fórmula:

$$\text{Número}_{10} = a_n \cdot b^n + a_{n-1} \cdot b^{n-1} + \dots + a_1 \cdot b^1 + a_0 \cdot b^0$$

En donde:

- a_n representa el número de la posición "n" en base "b", comenzando a contar por la derecha y desde 0.
- b es la base que se va a convertir.

Así el número $A532_{16}$ hexadecimal será en decimal:

$$10 \cdot 16^3 + 5 \cdot 16^2 + 3 \cdot 16^1 + 2 \cdot 16^0 = 40960 + 1280 + 48 + 2 = 42290_{10}$$



3. ALGEBRA DE BOOLE.

Este tipo de álgebra es el que define todas las operaciones de la lógica digital y la forma con la que se trabajará con las señales digitales.

3.1. PROPIEDADES DEL ALGEBRA DE BOOLE.

A continuación se enumeran las propiedades del álgebra de Boole que se cumplirán en los circuitos digitales. Las utilizaremos para simplificar las funciones lógicas que se verán más adelante. Son las mismas que se utilizan en las matemáticas comunes, pero añadiendo algunas normas más.

Propiedad conmutativa: Dadas dos variables booleanas se cumple:

$$a + b = b + a \qquad a \times b = b \times a$$

Propiedad distributiva: Dadas tres variables booleanas se cumple:

$$a \times (b + c) = a \times b + a \times c$$
$$a + (b \times c) = (a + b) \times (a + c)$$

Propiedad asociativa: Dadas tres variables booleanas se cumple:

$$a + (b + c) = (a + b) + c = a + b + c$$
$$a \times (b \times c) = (a \times b) \times c = a \times b \times c$$

Elemento neutro: Para cada operación que se puede realizar en el álgebra de Boole existe un elemento neutro, tal que no modifica el valor de un operando cualquiera, si se aplica dicha operación con el elemento neutro. Es decir:

$$\text{suma} \rightarrow a + 0 = a \rightarrow 0 \text{ es el elemento neutro de la suma}$$

$$\text{producto} \rightarrow a \times 1 = a \rightarrow 1 \text{ es el elemento neutro del producto}$$

Elemento simétrico: Es el elemento inverso de un operando. Se representa con una línea superior encima de su símbolo. Siempre se cumple que:

$$\text{Si } a = 1 \text{ entonces } \overline{a} = 0$$



Esto significa que:

$$a + \bar{a} = 1$$

$$a \times \bar{a} = 0$$

3.2. TEOREMAS DEL ALGEBRA DE BOOLE.

Los teoremas que se enumeran a continuación son esenciales para reducir de forma eficaz las expresiones lógicas que representarán los circuitos que se diseñarán con puertas lógicas.

Ley de dualidad: Toda expresión del álgebra de Boole tiene una expresión dual. Ésta se forma a partir de la original cambiando los "0" por "1" y los "+" por "x" y viceversa. Es decir:

$$a + 0 = a \quad \rightarrow \quad a \times 1 = a$$

$$a + \bar{a} = 1 \quad \rightarrow \quad a \times \bar{a} = 0$$

$$a \times (b + c) = a \times b + a \times c \quad \rightarrow \quad a + (b \times c) = (a + b) \times (a + c)$$

Ley de idempotencia: Para toda variable lógica se cumple:

$$a + a = a \quad a \times a = a$$

Ley de absorción: Dadas dos variables lógicas se cumple:

$$a + (a \times b) = a \quad a \times (a + b) = a$$

Ley de la doble negación: Para toda variable lógica se cumple:

$$a = \bar{\bar{a}}$$

Leyes de Morgan: Sirve para convertir sumas en productos y viceversa. Son dos leyes muy importantes para la práctica, ya que permiten realizar todas las operaciones lógicas con una sola función.

$$\overline{a + b} = \bar{a} \times \bar{b}$$

$$\overline{a \times b} = \bar{a} + \bar{b}$$

4. PUERTAS LOGICAS.

Estos elementos digitales son los que van a permitir realizar las funciones lógicas que se deseen, en función de las salidas que requieran para unos determinados estados lógicos de entrada (las variables).


Las puertas trabajarán con estados lógicos de tensión, es decir, el "1" lógico se representará con tensiones altas y el "0" lógico con tensiones bajas. Todas las funciones que deba realizar un circuito lógico estarán controladas por el álgebra de Boole.

Cada puerta lógica representará un tipo de operación del álgebra de Boole, con lo que con combinaciones de varias puertas se pueden formar funciones complejas formadas por múltiples variables.

4.1. TIPOS DE PUERTAS LÓGICAS.

A continuación se representarán las puertas lógicas fundamentales junto con su símbolo esquemático y la tabla de verdad que las representa. En la tabla de verdad se representan los estados de la salida de la puerta dependiendo del valor que tomen las variables de entrada.

Puerta lógica OR: Representa la suma del álgebra de Boole. Su salida será 1 si hay al menos una entrada puesta a 1.




A	B	Salida
0	0	0
0	1	1
1	0	1
1	1	1

Puerta lógica AND: Representa el producto en el álgebra de Boole. Su salida será 1 si todas sus entradas son 1.



A	B	Salida
0	0	0
0	1	0
1	0	0
1	1	1

Puerta lógica NOT: Representa la negación lógica del álgebra de Boole. Su salida será la inversa de su entrada.



A	Salida
0	1
1	0

Las puertas que se han mostrado hasta ahora son las puertas básicas, pero hay más, que aparecen como combinación de las anteriores y son también muy utilizadas en los circuitos digitales de propósito general.

Puerta lógica NOR: Es la suma lógica negada. Se compone de la suma normal seguida de una puerta NOT. Su salida es 1 si son 0 todas sus entradas. Su símbolo esquemático y tabla de verdad son:



A	B	Salida
0	0	1
0	1	0
1	0	0
1	1	0

En donde el círculo existente en la salida de la puerta quiere decir que su salida está negada.

Puerta lógica NAND: Representa el producto lógico negado, con lo que su salida será 0 si sus dos entradas son 1. Su símbolo y tabla de verdad son:



A	B	Salida
0	0	1
0	1	1
1	0	1
1	1	0

Puerta lógica OR-Exclusiva: Esta puerta es la combinación de varias puertas de las que se han visto anteriormente y la más complicada internamente. Su salida es uno si sus dos entradas son distintas y cero si son iguales. Su símbolo esquemático y tabla de verdad son:



A	B	Salida
0	0	0
0	1	1
1	0	1
1	1	0

Puerta lógica NOR-Exclusiva: Es la puerta complementaria a la anterior. Su salida será 1 si sus dos entradas son iguales y será cero en el caso contrario. Su símbolo y tabla de verdad son:



A	B	Salida
0	0	1
0	1	0
1	0	0
1	1	1


4.2. CARACTERÍSTICAS DE LAS PUERTAS LÓGICAS.

Dentro de los posibles circuitos integrados que contienen puertas lógicas existen varios tipos de tecnología. La elección de uno de estos tipos de tecnología para una aplicación concreta se realiza a partir de unas características mínimas requeridas por esa aplicación.

Las características más importantes que tiene una puerta lógica son:

- **Retardo de propagación:** Es el retraso de respuesta que presenta una puerta lógica, desde que se aplica una entrada lógica al circuito y éste da la respuesta correspondiente a esa entrada.
- **Potencia de disipación:** Es la potencia que consume una puerta lógica en estado estacionario. Se mide en mW.
- **Fanout:** Indica la cantidad de carga que se puede conectar a la salida de una puerta lógica. Es decir, las puertas que se pueden conectar a la salida de ésta.

- **Fanin:** Es el máximo número de entradas con el que se ha construido una puerta lógica.
- **Inmunidad al ruido:** Mide la cantidad máxima de ruido que puede superponerse a la una señal digital para que la puerta que la recibe no pase de un estado lógico a otro. Es la diferencia entre el nivel de tensión desde la salida de una puerta y el umbral de la puerta de entrada que se accionará. Este efecto se observa mejor en la siguiente figura:



4.3. FAMILIAS LÓGICAS.

Existen varias familias lógicas en el mercado, cada una con unas determinadas características. Así dependiendo de cada aplicación habrá que seleccionar la que mejor se adapte a cada caso, ya sea en velocidad, requisitos de consumo o que sea inmune al ruido que exista en una fábrica.

Debido a los requisitos de la industria actual las dos familias lógicas que más han proliferado son la CMOS y la TTL, sobre todo la TTL ya que presenta una mayor combinación de circuitos lógicos en sus integrados.

Estas dos familias lógicas son las que se van a estudiar con un mayor detalle en los siguientes párrafos.

4.3.1. Familia lógica TTL

Es la familia lógica más extendida del mercado y por ello es la que mayor combinación de circuitos lógicos digitales presenta. Su alimentación es de +5V con una tolerancia de $\pm 5V$, un fanout de 10 y buena inmunidad al ruido. Su nombre viene de Lógica Transistor - Transistor (TTL), que es la tecnología con la que está construida.

Dentro de esta familia existen diversas subfamilias que presentan distintas características en cuanto a velocidad y consumo, estas son:



- TTL Standard: Se identifica como SN74xx. El consumo por puerta es de 10mW y funciona hasta frecuencias de 35MHz. El retraso por puerta es de 10nS.
- TTL de baja potencia: Se identifica como SN74Lxx. Se caracteriza por lo poco que consumen. El consumo por puerta es de 1mW y funciona hasta frecuencias de 3MHz. El retraso por puerta es de 33nS.
- TTL de alta velocidad: Se identifica como SN74Hxx. Se caracteriza por su velocidad. El consumo por puerta es de 22mW y funciona hasta frecuencias de 50MHz. El retraso por puerta es de 6nS.
- TTL Schottky: Se identifica como SN74Sxx. Es el más rápido de la familia TTL. El consumo por puerta es de 19mW y funciona hasta frecuencias de 125MHz. El retraso por puerta es de 3nS.
- TTL Schottky de bajo consumo: Se identifica como SN74LS. Se caracteriza por su combinación de bajo consumo y alta velocidad, que de cómo resultado puertas con las siguientes características: el consumo por puerta es de 2mW, funcionando hasta frecuencias de 35MHz, siendo el retraso por puerta de 10nS.

4.3.2. Familia lógica CMOS

Es la segunda familia lógica más vendida en el mercado. Se caracteriza por el bajo consumo de energía que necesita para funcionar, aunque éste depende de la frecuencia de trabajo del circuito en cuestión.

Al igual que en la familia anterior hay varias versiones o subfamilias lógicas dentro de esta tecnología, dependiendo de las aplicaciones en las que se vayan a utilizar.

Como características básicas hay que señalar que se pueden alimentar con un rango de tensiones entre 3 y 15V, presentando un fanout mucho mayor que el que presenta la familia TTL, en este caso de 50. También presenta una fabulosa inmunidad al ruido, con lo que no presenta ningún inconveniente de uso en ambientes muy ruidosos, como son las fábricas.

Las principales desventajas que presenta esta familia son su baja velocidad y un cuidado mayor en la manipulación de estos componentes, ya que se pueden romper de forma muy fácil en presencia de electricidad estática.

Las subfamilias de la familia lógica CMOS son:



- CMOS standard: Está formado por la serie de circuitos integrados de la serie 4000. Esta serie tiene un consumo por puerta de 2,5nW y un tiempo de respuesta de 40nS.
- HCMOS: Es la familia CMOS de alta velocidad, identificándose por la serie 74HCxx. Su alimentación debe ser en entre 2 y 6V, tiene un retardo de 9nS y un consumo por puerta de 2,5nW.
- HCMOS compatible con la familia TTL. Pertenece a la serie 74HCTxx. Su tensión de alimentación es de 5V, siendo las demás características similares a las de los casos anteriores.

A continuación se presenta una tabla resumen de las familias lógicas que se han visto junto con sus características.

Familia lógica	Tensión Alimentación	Fanout	Potencia por puerta	Retraso de respuesta	Frecuencia máxima de Flip-Flop
TTL Standard	5V±5%	10	10mW	10nS	35MHz
TTL baja potencia	5V±5%	10	1mW	33nS	3MHz
TTL alta velocidad	5V±5%	10	22mW	6nS	50MHz
TTL Schottky	5V±5%	10	19mW	3nS	125MHz
TTL Schottky baja potencia	5V±5%	10	2mW	10nS	35MHz
CMOS Standard	3 – 15V	50	2.5nW	40nS	5MHz
HCMOS	2 – 6 V	50	2.5nW	9nS	40MHz

5. FUNCIONES EN EL ÁLGEBRA DE BOOLE.

Una función lógica es una expresión construida a base de variables booleanas unidas mediante operandos lógicos de suma y producto. Se representa por $f(c, b, a)$, para indicar que el resultado de una función depende de tres variables lógicas llamadas a, b y c.

Por ejemplo una función lógica común podría ser:

$$f(c, b, a) = \text{Salida lógica} = a + \bar{c}b + c\bar{b}a$$

Estas funciones se pueden considerar como una de las formas existentes de expresar el funcionamiento de un circuito electrónico digital, ya que cada término representa uno de los posibles estados de la salida. Posteriormente estas funciones se transformarán en circuitos digitales contruidos en base a las puertas lógicas que se han visto.

De esta forma los circuitos digitales pueden ser considerados como una caja negra que tiene una serie de entradas (variables) y una serie de salidas, de forma que se cumple/n la/s función/es lógica/s que esta representa. Es decir:



5.1. TABLA DE LA VERDAD

Es una forma gráfica de representar una función lógica. Es la manera de la que se empiezan a realizar todos los circuitos lógicos combinacionales que han de presentar unos ciertos resultados, que dependen de los estados que presentan las entradas del circuito digital en un instante determinado.

En la tabla de la verdad se representan todas las posibles combinaciones de entrada y las correspondientes de salida, en cada estado, de forma que se cumplan los requisitos enunciados en el problema a resolver.



Un ejemplo de tabla de verdad puede ser.

C	B	A	Salida
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

A partir de aquí es muy sencillo convertir la tabla de verdad a formato de función, basta con crear una función por medio de sumas de productos de las combinaciones que dan como resultado 1, tomando a si $a=1$ y $\bar{a}$ si $a=0$, o como producto de sumas de las combinaciones que dan como resultado 0, tomando a si $a=0$ y $\bar{a}$ si $a=1$. Es decir, la tabla de la verdad anterior se puede representar como:

$$Salida = \bar{c} \cdot \bar{b} \cdot a + \bar{c} \cdot b \cdot \bar{a} + c \cdot b \cdot \bar{a} + c \cdot b \cdot a$$

ó

$$Salida = (c + b + a) \cdot (c + \bar{b} + \bar{a}) \cdot (\bar{c} + b + a) \cdot (\bar{c} + b + \bar{a})$$

Otra forma de representar la tabla de la verdad es mediante una expresión que indique para que combinaciones de entrada la salida debe ser 1. Así para la tabla anterior sería:

$$f(c, b, a) = \sum (1, 2, 6, 7)$$

ó

$$f(c, b, a) = \prod (7, 4, 3, 2)$$

5.2. RESOLUCIÓN LÓGICA DE PROBLEMAS.

Para resolver un problema correctamente y de forma organizada se han de seguir una serie de pasos entre el enunciado del problema y la obtención del circuito final.

Como requisitos fundamentales están los de entender de forma clara el problema a resolver y el realizar el circuito de la forma más reducida posible, ya que ello nos llevará a la obtención de un circuito más sencillo de realizar y con un menor costo de desarrollo.



Así las fases mínimas que se han de realizar en la resolución de un problema son:

1. Comprender de forma adecuada el problema que se trata de resolver y determinar en número de entradas y salidas necesarias que debe tener el circuito a diseñar para la solución de éste.
2. Formar la tabla de verdad con todas las entradas y salidas que se han considerado necesarias, con lo que para cada combinación de entrada se obtienen la salida correspondiente, según indique el problema.
3. Obtener las ecuaciones lógicas del circuito a partir de la tabla de la verdad antes obtenida. Se obtendrá una ecuación por cada salida que se necesite.
4. Simplificar al máximo las ecuaciones lógicas obtenidas, para así obtener el circuito más reducido posible. Más adelante se explicará un método de simplificación muy eficaz, que se realiza gráficamente.
5. Convertir las ecuaciones obtenidas en un circuito lógico que se pueda montar.

A continuación se muestra un ejemplo de realización de un circuito práctico.

Ejemplo: Se desea controlar dos motores M1 y M2 por medio de tres interruptores A, B y C, de forma que se cumplan las siguientes condiciones:

- 1) Si A está pulsado y los otros dos no, se activa M1.
- 2) Si C está pulsado y los otros dos no, se activa M2.
- 3) Si los tres interruptores están cerrado se activan M1 y M2.
- 4) En las demás condiciones los dos motores estarán parados.

Solución:

Siguiendo las fases que se han expuesto anteriormente:

Fase 1: Las entradas serán los tres interruptores, puesto que son los que el operario maneja para controlar los motores, y los motores serán las salidas, ya que es lo que se trata de controlar.

Fase 2: Se realiza la tabla de la verdad para todas las posibles combinaciones de entrada.

A	B	C	M1	M2
0	0	0	0	0
0	0	1	0	1
0	1	0	0	0
0	1	1	0	0
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Fase 3: Obtención de las ecuaciones lógicas a partir de la tabla de verdad.

$$M1 = a \cdot \bar{b} \cdot \bar{c} + a \cdot b \cdot c$$


$$M2 = \bar{a} \cdot \bar{b} \cdot c + a \cdot b \cdot c$$

Fase 4: Simplificación de las funciones mediante métodos matemáticos conocidos del álgebra de Boole.


$$M1 = a \cdot \bar{b} \cdot \bar{c} + a \cdot b \cdot c = a \cdot (\bar{b} \cdot \bar{c} + b \cdot c)$$

$$M2 = \bar{a} \cdot \bar{b} \cdot c + a \cdot b \cdot c = c \cdot (\bar{a} \cdot \bar{b} + a \cdot b)$$

Fase 5: Conversión de las funciones lógicas obtenidas en la fase anterior en un circuito lógico combinacional.



Pero si se tiene en cuenta que la operación $a \cdot b + \bar{a} \cdot \bar{b}$ corresponde a la puerta lógica NOR-Exclusiva el circuito anterior se puede representar como:



Como se ve hay dos maneras de simplificar los circuitos lógicos obtenidos, una mediante las leyes del álgebra de Boole y otra mediante puertas lógicas complejas, que se adapten a las funciones lógicas obtenidas.

5.3. REALIZACIÓN DE FUNCIONES CON PUERTAS NAND Y NOR.

El tipo de circuitos que se van a aprender a diseñar aquí es de un formato especial, ya que todo el circuito estará construido por el mismo tipo de puertas. La principal aplicación de esto es el diseño de circuitos que se van a implementar en PAL o dispositivos lógicos programables, en los que todo el circuito debe estar construido en puertas NAND o NOR.

Otra posible aplicación es la de aprovechar al máximo las posibles puertas libres que quedan en un circuito lógico que se haya montado, de manera de que se pueda eliminar algún circuito integrado con el fin de abaratar el producto final.

El diseño de este tipo de circuitos es el mismo que en los demás casos, salvo que la ecuación obtenida debe ser transformada mediante las leyes de Morgan y la de la doble negación, que ahora se recuerdan.

Leyes de Morgan

$$\overline{a + b} = \bar{a} \times \bar{b}$$

$$\overline{a \times b} = \bar{a} + \bar{b}$$

Doble negación

$$\overline{\overline{a}} = a$$



Así la siguiente función lógica se puede convertir a puertas NOR como:

$$\begin{aligned} f(c, b, a) &= \bar{c}b + ba + \bar{d}ca = \overline{\overline{\bar{c}b}} + \overline{\overline{ba}} + \overline{\overline{\bar{d}ca}} = \overline{(c + \bar{b})} + \overline{(\bar{b} + a)} + \overline{(d + \bar{c} + \bar{a})} = \\ &= \overline{\overline{(c + \bar{b})} + \overline{(\bar{b} + a)} + \overline{(d + \bar{c} + \bar{a})}} \end{aligned}$$

Para convertirla en puertas NAND se haría como:

$$f(c, b, a) = \bar{c}b + ba + \bar{d}ca = \overline{\overline{\bar{c}b}} + \overline{\overline{ba}} + \overline{\overline{\bar{d}ca}} = \overline{\overline{\bar{c}b} \cdot \overline{ba} \cdot \overline{\bar{d}ca}}$$

La inversión de una variable se consigue con una puerta NAND o NOR, introduciendo la variable a invertir por todas las entradas de esa puerta a la vez.



6. SIMPLIFICACIÓN DE CIRCUITOS LOGICOS.

6.1. TIPOS DE CIRCUITOS LÓGICOS.

Hay dos tipos de circuitos lógicos, combinacionales y secuenciales. Las diferencias entre uno y otro son significativas, estas se explican a continuación.

Circuitos lógicos combinacionales: Son aquellos en los que el estado de las salidas dependen únicamente y exclusivamente del estado de las entradas del circuito en ese mismo instante.

Circuitos lógicos secuenciales: Son un caso parecido al anterior, pero las salidas en un instante determinado dependen además de las entradas del circuito en ese instante, del estado en el que se encontraba éste en el estado o estados anteriores. El circuito presenta cierta memoria con respecto a lo que ha ocurrido con anterioridad.

6.2. SIMPLIFICACIÓN DE FUNCIONES LÓGICAS.

Hay distintos métodos de simplificación de las funciones lógicas que representan a diversos circuitos digitales.

El motivo principal de la simplificación de funciones es el de realizar un circuito físico lo más reducido posible, de manera que éste sea lo más económico y simplificado posible.

6.2.1. Simplificación matemática

Este método de simplificación consiste en la aplicación directa de las leyes del álgebra de Boole y sus teoremas asociados.

El procedimiento a seguir es similar al de la simplificación de las funciones matemáticas comunes, aplicando métodos como son el factor común, eliminación de valores no válidos, etc. Este método tiene la desventaja de que su eficacia final depende mucho de la habilidad del operario, mejorando su efectividad con la experiencia de éste.

Con este método no se reduce el circuito al máximo posible, para ello habrá que utilizar otro método que se explicará más adelante.

Un ejemplo sencillo de la utilización de éste método se puede observar en las siguientes expresiones:

$$b \cdot c \cdot a + b \cdot c \cdot \bar{a} = b \cdot c \cdot (a + \bar{a}) = b \cdot c$$

$$(b + c + a) \cdot (b + c + \bar{a}) = (b + c) + (a \cdot \bar{a}) = b + c$$

$$(a + b) + (\bar{a} \cdot \bar{b}) = (a + b + \bar{a}) \cdot (a + b + \bar{b}) = (1 + b) \cdot (a + 1) = 1$$

6.2.2. Simplificación gráfica (Karnaugh)

Este es un método de simplificación gráfico y por ello es más sencillo de utilizar que otros. Es el método de simplificación más conocido por los diseñadores, se llama *método de simplificación por Karnaugh*.

Éste es un método muy eficaz puesto que la función resultante está lo más simplificada posible (no se puede reducir más), siendo las demás simplificaciones posibles debidas a combinaciones de hardware que cumplen de manera exacta algunas de las partes obtenidas en las ecuaciones resultantes de la simplificación gráfica.

Las puertas lógicas que cumplen este tipo de condición son la NOR-Exclusiva y OR-Exclusiva, cuyas ecuaciones son:

$$a \oplus b = a \cdot \bar{b} + \bar{a} \cdot b$$

$$\overline{a \oplus b} = a \cdot b + \bar{a} \cdot \bar{b}$$

Esta simplificación se realiza mediante tablas que tienen un formato especial, de manera que de una casilla a otra solo cambie el valor de una variable. El aspecto de estas tablas, así como las variables a las que afecta, es:

		A	
		0	1
B	0	0	1
	1	2	3

Diagrama de Karnaugh para dos variables.

C \ AB	00	10	11	01
	0	2	3	1
1	4	6	7	5

Diagrama de Karnaugh para tres variables.

AB	00	10	11	01
	0	2	3	1
10	8	10	11	9
11	12	14	15	13
01	4	6	7	5

Diagrama de Karnaugh para cuatro variables.

DE \ ABC	000	010	011	001	101	111	110	100
	0	2	3	1	5	7	6	4
10	16	18	19	17	21	23	22	20
11	24	26	27	25	29	31	30	28
01	8	10	11	9	13	15	14	12

Diagrama de Karnaugh para 5 variables.

Estos diagramas se pueden ampliar hasta 6 variables o más pero su manejo se vuelve muy engorroso. Si se van a manejar más variables es conveniente realizar la simplificación por ordenador, que utiliza para ello otro método de simplificación.

Si se observan los diagramas anteriores se ve como en la esquina superior izquierda aparecen los nombres de las variables y a su lado los valores que estas pueden tomar. Además para rellenar de forma más cómoda los diagramas se han situado, en cada casilla, los números decimales correspondientes a cada combinación de las variables de entrada, suponiendo que estas están colocadas de mayor a menor. Es decir a la combinación 00101 correspondiente a las entradas EDCBA, correspondiéndole el número decimal 5.

Para la correcta simplificación de una función lógica se deben seguir una serie de pasos bien definidos, que se ajusten a una serie de normas concretas. Para ver todo esto se va a realizar un ejemplo práctico:

Ejemplo: La función a simplificar será:

$$f(c, b, a) = \sum(3, 4, 5, 7)$$

Solución:

Se seguirán los siguientes pasos:

1. Se dibuja el mapa más adecuado para el número de variables que requiere la función a simplificar. En nuestro caso el de 3 variables.

C \ BA	00	10	11	01
	0	1	3	1
0	0	2	3	1
1	4	6	7	5

2. Se escribe un 1 ó un 0 en las casillas que correspondan, como si fuera una tabla de la verdad.


C \ BA	00	10	11	01
	0	1	3	1
0	0	0	1	0
1	1	0	1	1

3. Se agrupan los unos de la cuadrícula de forma que se cumplan las siguientes normas:

- Cada lazo debe contener el mayor número de 1 posible, agrupando por grupos de 16, 8, 4, 2 ó 1.
- Los lazos pueden quedar superpuestos.

- No se pueden formar grupos de unos en formato diagonal, solo en horizontal y vertical.
- Se deben formar el mínimo número de lazos posible y lo más grandes que se pueda.
- La columna de la izquierda es adyacente con la de la derecha y la primera fila con la última, pudiendo formar lazos entre ellas.

En éste caso los lazos formados son:



4. La expresión final simplificada se obtiene de los grupos formados según el siguiente criterio: En cada grupo desaparece la variable o variables cuyo valor es cero en la mitad de los cuadros del grupo y uno en la otra mitad. Las variables que permanecen son tomadas como *no negadas* si su valor es uno en todo el grupo y como *negadas* si su valor es cero. Así la función simplificada será:

$$f(c,b,a) = a \cdot b + \bar{b} \cdot c$$

NOTA: En casos en los que halla combinaciones de entrada en las que no nos importe el estado final de la salida, al sustituir estas posiciones en el mapa de simplificación se pondrá una X, que podrá ser incluida o excluida de los lazos que se formen para la simplificación de la función lógica resultante.



7. OTROS CIRCUITOS LÓGICOS COMBINACIONALES.

Existe una amplia variedad de circuitos lógicos combinacionales contruidos para propósitos concretos. Éstos se construyen a partir de combinaciones de las puertas lógicas estudiadas, pero agrupando todo el circuito en un solo chip, de forma que se pueda integrar en un proyecto de forma rápida y sencilla.

Los circuitos integrados que se explican en este capítulo son de este tipo y como se verá cumplen una amplia gama de aplicaciones.

7.1. DECODIFICADORES

Los decodificadores son circuitos lógicos combinacionales que convierten un código de entrada codificado en un sistema numérico binario o no binario, en otro formato que estará sin codificar.

Hay dos tipos de decodificadores, los que generan una sola salida para cada combinación de entrada y los que proporcionan distintos formatos de salida, que representan la combinación de entrada, de forma legible para el técnico.


Los tipos más comunes de decodificadores se presentan en los siguientes apartados.

7.1.1. Decodificadores binarios

Este tipo de decodificadores se encargan de convertir la señal binaria de entrada en varias señales de salida, de forma que por cada código binario de entrada se activa una sola salida. Así un decodificador binario de 2 entradas tendrá 4 salidas, desde la 0 hasta la 3; y uno con 4 entradas tendrá 16, desde la 0 hasta la 15. Es decir tienen tantas salidas como combinaciones de entrada se puedan generar.

A estos decodificadores se les conoce como, decodificador 2/4 si tiene dos entradas, decodificador 4/16 si tiene cuatro entradas, etc.

El esquema interno de estos circuitos así como su tabla de verdad se pueden ver en las siguientes figuras.



Decodificador de dos líneas a cuatro.

Su tabla de la verdad es:

A	B	S0	S1	S2	S3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Tabla de verdad del decodificador 2/4.

7.1.2. Decodificador BCD/decimal

Este decodificador es similar al de la figura de arriba pero en este caso tiene cuatro entradas binarias en formato BCD, con lo solo se presentan 10 posibles combinaciones de entrada, por lo que solo tendrá 10 salidas.



Su tabla de la verdad es:


D	C	B	A	Salida
0	0	0	0	S0
0	0	0	1	S1
0	0	1	0	S2
0	0	1	1	S3
0	1	0	0	S4
0	1	0	1	S5
0	1	1	0	S6
0	1	1	1	S7
1	0	0	0	S8
1	0	0	1	S9

La mayor parte de los decodificadores BCD/binario comerciales incluyen algún sistema de eliminación de entradas no válidas, debido a que las últimas combinaciones binarias de entrada no son válidas en código BCD, con lo que no se activará ninguna salida.


7.2. APLICACIÓN DE LOS DECODIFICADORES.

Una aplicación práctica de los decodificadores es la de generación de circuitos combinacionales de forma sencilla, con la única ayuda de una puerta OR ó AND, dependiendo del tipo de lógica que utilice el decodificador.

Para ello bastará con sumar o multiplicar con la puerta lógica, las salidas del decodificador que proporcionen la función lógica que se pretende conseguir. Así para generar la función lógica $f(c,b,a) = \sum(0,1,3,5,7)$ bastará con montar uno de los siguientes circuitos:




Con puertas OR y lógica positiva



Con puertas NAND y lógica negativa

El circuito comercial más utilizado es el decodificador BCD-decimal (4028). Este chip funciona con lógica positiva de entrada y positiva de salida.



4028


La tabla de la verdad que define su funcionamiento es la siguiente:

E3	E2	E1	E0	S9	S8	S7	S6	S5	S4	S3	S2	S1	S0
0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	1	0	0	0	0	0	0	0	0	0
OTRO ESTADO NO PREVISTO				CUALQUIER COMBINACIÓN									

7.3. ASOCIACIÓN DE DECODIFICADORES

Para conseguir decodificadores mayores a partir de otros más pequeños algunos decodificadores incorporan dos señales de inhibición para que mediante algún circuito lógico se puedan combinar.

Esta asociación o combinación se puede realizar de la siguiente manera:




Se puede apreciar como se consigue una nueva entrada de código a partir de una señal de inhibición de cada circuito integrado, gracias a una puerta inversora. Con ello se consigue seleccionar un decodificador para las primeras 8 combinaciones de entrada y otro para el resto. Las otras dos entradas de inhibición sirven para una entrada de inhibición general para la asociación conseguida.

7.4. CODIFICADORES

Realizan una conversión de un cierto número de señales de entrada sin codificar en otras de salida que están codificadas, es decir hacen justo lo contrario que el circuito que hemos visto en el apartado anterior.

Se utiliza ampliamente para introducir datos que provienen de un teclado, por ejemplo el de una calculadora, para convertir las señales que se generan en éste en un código binario u otro que pueda entender la máquina que los va a procesar. La mayor parte de ellos funciona con lógica negativa, es decir, el significado del 0 y el 1 están invertidos, de forma que una entrada está activada con cero y desactivada con uno.

Un circuito práctico de éste tipo es:



La tabla de la verdad correspondiente es:

E7	E6	E5	E4	E3	E2	E1	E0	S2	S1	S0
1	1	1	1	1	1	1	1	0	0	0
1	1	1	1	1	1	1	0	0	0	0
1	1	1	1	1	1	0	1	0	0	1
1	1	1	1	1	0	1	1	0	1	0
1	1	1	1	0	1	1	1	0	1	1
1	1	1	0	1	1	1	1	1	0	0
1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	0
0	1	1	1	1	1	1	1	1	1	1
OTRO ESTADO NO PREVISTO								Cualquier Combinación		

En otra combinación que no esté presente en la tabla de la verdad se puede producir cualquier estado en la salida.


Los codificadores que más se utilizan son codificadores con prioridad, con lo que se resuelve el problema anterior. Su filosofía de funcionamiento consiste en que la salida presentará el código de la entrada que mayor prioridad tenga, aunque estén seleccionadas varias entradas a la vez.

Este tipo de codificadores presentan la siguiente tabla de verdad:

I	E0	E1	E2	E3	E4	E5	E6	E7	S2	S1	S0	P1	P0
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	X	X	X	X	X	X	X	0	0	0	0	0	1
0	X	X	X	X	X	X	0	1	0	0	1	0	1
0	X	X	X	X	X	0	1	1	0	1	0	0	1
0	X	X	X	X	0	1	1	1	0	1	1	0	1
0	X	X	X	0	1	1	1	1	1	0	0	0	1
0	X	X	0	1	1	1	1	1	1	0	1	0	1
0	X	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

En donde la X puede ser cualquiera de los estados 0 ó 1.

El símbolo esquemático que representa este codificador es:




En donde I es una entrada de inhibición que permite al técnico controlar el funcionamiento global de chip. Así un 1 hará que el chip no funcione, con lo que todas sus salidas estarán puestas a nivel alto, y un cero hará que el circuito funcione normalmente.

Además se le han añadido dos salidas adicionales, que funcionan con lógica negativa, su función es:

- P0 indica que ninguna de las entradas está activa.
- P1 indica que una o más entradas están activa. Señal muy útil para almacenar los datos pulsados en un circuito con memoria cuando se activa alguna entrada.

El codificador decimal / BCD 40147 integrado de la familia CMOS tiene el siguiente patillaje:




Este chip funciona con lógica negativa de entrada y con lógica negativa de salida. Además tiene prioridad 9-0. Por ello su tabla de la verdad es la siguiente:

E9	E8	E7	E6	E5	E4	E3	E2	E1	E0	S4	S2	S1	S0
1	1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	X	1	1	1	0
1	1	1	1	1	1	1	0	X	X	1	1	0	1
1	1	1	1	1	1	0	X	X	X	1	0	1	0
1	1	1	1	0	X	X	X	X	X	1	0	1	1
1	1	1	0	X	X	X	X	X	X	1	0	0	1
1	1	0	X	X	X	X	X	X	X	1	0	0	0
1	0	X	X	X	X	X	X	X	X	0	1	1	1
0	X	X	X	X	X	X	X	X	X	0	1	1	0
1	1	1	1	1	1	1	1	1	1	0	0	0	0

7.5. ASOCIACIÓN DE CODIFICADORES.

Aprovechando las dos señales adicionales de salida que tienen los codificadores con prioridad se pueden realizar combinaciones de codificadores pequeños para conseguir uno mayor.

La asociación de ambos se hará como se muestra en la siguiente figura:



Se puede observar como si se pulsa una tecla del codificador de la derecha provoca que la salida P0 se ponga a nivel 1 e inhiba al codificador de la izquierda, con lo así se guarda la prioridad. Las puertas AND son las encargadas de unir las salidas de ambos codificadores, y el inversor se encarga de proporcionar una salida adicional de mayor peso que las anteriores indicando que el codificador de mayor peso está activado, es decir que se está dando una combinación de entrada de entre 8 y 15.

7.5. CONVERTIDORES DE CÓDIGO


Un convertidor de código es un circuito lógico digital que tiene como entrada una información codificada en un código digital y proporciona como salida otra señal codificada pero en un código diferente al de entrada.

Los conversores de código se pueden construir manualmente mediante un decodificador y un codificador seguidos, intercambiando las líneas de salida/entrada entre ambos, de forma que se adapten los códigos de la forma deseada.

Un convertidor de código muy utilizado es el que convierte de código binario a código de 7 segmentos. Éste es utilizado para visualizar números con displays, de manera que se ve el código binario de entrada en formato de caracteres gráficos.

Dentro de estos conversores los hay de ánodo común o de cátodo común, dependiendo de la forma de polarizar a los segmentos luminosos (LED) del visualizador, siendo los conversores de lógica negativa para los visualizadores de ánodo común y de lógica positiva para los de cátodo común.


La configuración de estos visualizadores es:



Al conectar los LED del visualizador hay que tener en cuenta que cada LED necesita una resistencia de polarización, ya que el voltaje de salida del conversor de código es superior al que soporta cada LED.

Hay conversores de código binario a 7 segmentos, que generan las letras A, B, C, D, E y F, pero la gran mayoría son conversores de código BCD a 7 segmentos, con lo que solo generan números.

El decodificador BCD / 7 segmentos integrado (4511) es el circuito que sustituye a todo lo que se ha diseñado anteriormente. Su tabla de verdad y patillaje se muestran seguidamente:



$LE / \overline{ST}$	$\overline{BL}$	$\overline{LT}$	DISPLAY
X	X	0	8
X	0	1	Borrado (Blank)
0	1	1	0 a 9
0	1	1	Borrado Superior A 9
1	1	1	Almacena Nº anterior

La función de cada patilla del circuito integrado se describe a continuación:

Patilla 8: Alimentación negativa (Masa).

Patilla 16: Alimentación positiva.

Patillas 9 a 15: Salidas para el display de 7 segmentos.

Patillas 1, 2, 6 y 7: Entradas de código BCD.

Patilla 3: Entrada LT. Hace que se encienda el display al completo.

Patilla 4: Entrada BL. Hace que no aparezca nada en el display.

Patilla 5: Entrada LE/ST. Activa hace que el circuito funcione normalmente, pero a partir del número 9 no se visualizará ningún número. Si se desactiva almacena el número que tenía introducido en el momento anterior.



7.7. MULTIPLEXORES

Un multiplexor es un circuito que tiene múltiples entradas y una sola salida. El efecto que produce es como el de un conmutador, es decir, en la salida se puede obtener la señal que está presente en una de las entradas. El proceso de selección se consigue mediante unas entradas de selección adicionales que, mediante un código binario, permiten seleccionar la entrada que se desea que aparezca en la salida. La relación entre el número de las señales de selección y el de las señales de entrada viene dado por la siguiente expresión:


$$\text{Entradas} = 2^{\text{Entradas de selección}}$$

Existen dos tipos de multiplexores, los digitales y los analógicos. Los multiplexores digitales permiten seleccionar una señal digital entre varias existentes en la entrada del circuito, mientras que los analógicos lo hacen con señales analógicas, aunque el elemento de selección siempre es digital.

Estos circuitos se representan como:



El circuito integrado que hemos escogido para este punto es el 4067. Este chip funciona como multiplexor y demultiplexor. La patilla de control OUT/IN es la entrada/salida común de datos para el circuito integrado.

**4067**


También sirve como codificador 4 a 16, todo ello gracias a esa patilla de entrada/salida.

Si ponemos un nivel alto como entrada en esa patilla, las patillas 0 a 15 estarán configuradas como salida, siendo seleccionada cada salida con las señales A a D. La señal de inhibición se activa con un nivel alto y provoca que el circuito esté sin funcionar.

7.8. DEMULTIPLEXORES

Es el circuito que realiza justo lo contrario que el que se ha visto en el apartado anterior. Es decir, es un conmutador que parte de una sola entrada, la cual es dirigida a través de una de las posibles salidas mediante la selección adecuada de un código de entrada.

El circuito que se trata es el que se presenta en la siguiente figura:



Si se observa detenidamente la figura se puede observar como el demultiplexor se parece bastante al un decodificador, excepto por la patilla de entrada de datos. Ésta puede ser sustituida en el decodificador con la patilla de inhibición.

Los demultiplexores, al igual que los multiplexores, existen en dos versiones, la analógica y la digital. En la versión analógica hay que tener en cuenta que el sentido de la señal es bidireccional, por lo que éste circuito se puede utilizar en los dos sentidos, es decir el multiplexor también puede funcionar como demultiplexor.

7.9. COMPARADORES


Un comparador de n bits es un circuito que tiene como entradas dos números binarios de n bits cada uno y como salidas tres indicadores que señalan que número, presente en la entrada, es mayor, menor o igual que el otro.

En los circuitos comerciales además se introducen otras tres entradas lógicas adicionales para poder unir varios comparadores, con el fin de poder comparar números mayores (de más bits).

La tabla de verdad que indica el funcionamiento de estos circuitos comerciales es:


A y B	E>	E=	E<	A>B	A=B	A<B
A>B	X	X	X	1	0	0
A<B	X	X	X	0	0	1
A=B	0	0	1	0	0	1
A=B	0	1	0	0	1	0
A=B	1	0	0	1	0	0

La forma de conexión de varios circuitos integrados de este tipo se realiza de la siguiente manera:



Se observa como el circuito integrado conectado más a la derecha es el que mayor peso lógico obtiene, ya que es el último en tomar la decisión, que dependerá en algunos casos de la decisión de los comparadores anteriores.

El integrado utilizado como comparador es el 4063. El patillaje del comparador y la tabla de verdad que describe su funcionamiento son:



A y B	E>	E=	E<	A>B	A=B	A<B
A>B	X	X	X	1	0	0
A<B	X	X	X	0	0	1
A=B	0	0	1	0	0	1
A=B	0	1	0	0	1	0
A=B	1	0	0	1	0	0

Las patillas principales son:


- Patillas 5 a 7: Salidas de comparación.
- Patillas 2 a 4: Entradas de comparación (salidas del nivel inferior).
- Patillas Ax: Entradas del primer número a comparar.
- Patillas Bx: Entradas del segundo número a comparar.
- Patilla 8: Masa.
- Patilla 16: Alimentación positiva.

8.- ELEMENTO BÁSICO DE MEMORIA

Los elementos que se van a explicar a continuación son los elementos base de la memoria con la que están contruidos los ordenadores actuales y todos los circuitos que siguen una secuencia lógica de estados para conseguir realizar una tarea final.

8.1. EL BIESTABLE

Los biestables son circuitos lógicos que presentan una salida que puede estar en uno de los dos estados posibles (0 ó 1), aún después de desaparecer la señal de entrada, de modo que almacenan la información binaria de un bit. Los hay de varios tipos pero su esquema general es el siguiente:




Los biestables se construyen con dos salidas, Q y $\bar{Q}$, una es la inversa de la otra. Q define el estado del biestable, mientras que la otra es utilizada para otros propósitos en los circuitos combinacionales y es la inversa de la primera.

Los biestables pueden clasificarse de dos formas:

- Por su entrada, con lo que tendremos biestables tipo R-S, J-K, D y T.
- Por el sincronismo de disparo, con lo que tendremos biestables síncronos y asíncronos.

8.2. FLIP/FLOP R-S CON PUERTAS NOR

Este biestable está construido con dos puertas lógicas montadas en una configuración especial, en la que las salidas son realimentadas hacia las entradas. Su esquema básico es:



A este circuito se le llama biestable R-S, ya que esas letras son los nombres de sus entradas, que sirven para poner a uno (set) o a cero (reset) la señal de salida Q.

Para comprender el funcionamiento del circuito hay que tener en cuenta el retardo que se produce en las puertas, ya que el circuito funciona de forma asíncrona, es decir, las salidas de éste no tienen que cambiar cuando una señal de control lo diga.

El funcionamiento del circuito se puede describir de la siguiente manera. Si en la entrada R ponemos un uno, manteniendo un cero en la entrada S, la salida Q se pondrá a 0, ya que la salida de una puerta NOR solo se pone a cero si alguna de sus entradas está puesta a uno, señal que se realimenta a la puerta lógica 2 provocando que la salida $\bar{Q}$ se ponga a uno, ya que la entrada R estaba a cero. Si ahora ponemos un cero en la entrada S, como la salida $\bar{Q}$ está a nivel alto, la salida Q seguirá a nivel bajo. Activando la señal R, con un nivel uno, la salida $\bar{Q}$ pasa a tener un valor cero, valor que se realimenta a la puerta 1, lo que hará que la salida Q tome un valor 1. Si volvemos a situar la entrada R a un valor lógico bajo el estado de las salidas no variará.

Hay que considerar una última condición, en el caso en que ambas entradas estén a nivel alto. En este caso ambas salidas quedarán a nivel bajo. Este estado es un estado que hay que evitar en las básculas R-S, ya que se crea un estado de indeterminación al estar dos señales de salida, que deberían ser inversas, con el mismo valor. Una vez que ambas entradas vuelven a nivel bajo la condición de indeterminación desaparece, ya que ambas




puertas intentan conseguir un estado de salida alto, pero al mismo tiempo. Debido a los tiempos de retardo una de ellas lo conseguirá antes que la otra, quedando entonces el circuito en un estado estacionario y determinado, el problema es en que no se sabe en que estado quedará. Esto dependerá de cada biestable y no puede ser determinado a priori.

Como se ve en el funcionamiento del biestable influye el estado anterior en el que se encontraba. La tabla que se muestra más abajo refleja el modo de funcionamiento en el que se puede encontrar un biestable R-S en todo instante.

R	S	Q_{t-1}	Q_t	$\overline{Q}_t$
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	1	0
1	0	0	0	1
1	0	1	0	1
1	1	0	Indeterminado	
1	1	1	Indeterminado	


En la siguiente figura se muestra el diagrama de tiempos de un biestable R-S, en el que se indican los estados de las salidas Q y $\overline{Q}$ al variar las entradas R y S .



8.3. FLIP/FLOP R-S CON PUERTAS NAND

El circuito que se obtiene en este caso es similar al del apartado anterior, solo que al estar construido en base a puertas NAND, la lógica de control cambia, pero la base de funcionamiento es la misma.

El circuito básico de este biestable es el que se muestra en la siguiente figura:



Al igual que con el biestable R-S construido con puertas NOR, en este biestable se da también la condición de indeterminación, que en este caso como se trabaja con lógica negativa, se dará cuando las dos entradas estén a nivel bajo.

La siguiente tabla de verdad muestra el funcionamiento de este biestable.

$\bar{R}$	$\bar{S}$	Q_{t-1}	Q_t	$\bar{Q}_t$
1	1	0	0	1
1	1	1	1	0
1	0	0	1	0
1	0	1	1	0
0	1	0	0	1
0	1	1	0	1
0	0	0	Indeterminado	
0	0	1	Indeterminado	


8.4. BIESTABLE R-S SINCRONO

Los biestables R-S vistos hasta ahora son raramente utilizados en la práctica, ya que presentan problemas en el almacenamiento de la información binaria, debido a que también almacenan la información errónea de ruido que se puede producir en los circuitos digitales, de forma que almacena el último valor existente en sus entradas, sin saber si es el correcto.

Para evitar esto se añaden al circuito dos puertas de control para dejar que la información solo pase a nuestro biestable cuando esas puertas lo permitan. De este modo ahora podremos introducir una señal de control que gobierne el estado de esas puertas, de manera que los datos se guarden cuando esa señal lo indique.

A esta señal normalmente se la llama señal de *reloj*, que será la encargada de introducir los datos al biestable en intervalos periódicos de tiempo. Esta señal se utiliza mucho en los circuitos digitales, y es común para todos los circuitos integrados que lo componen, de manera que mantiene a todas las señales del circuito organizadas en intervalos de tiempo, de forma que el circuito funciona de forma síncrona. Esto quiere decir que ningún elemento del circuito puede tomar decisiones en cualquier momento, sino que tendrá que esperar hasta que la señal de reloj se lo indique.

El esquema del nuevo biestable, que en este caso será síncrono, es:




Las nuevas señales que aparecen en este circuito son:

- Clock: Señal de reloj. Cuando esté a nivel alto el biestable tomará la decisión que deba y si está a nivel bajo el estado de las entradas R y S no se tendrá en cuenta.
- R y S: Señales de entrada al circuito, como las de los biestables asíncronos (los básicos).

- Preset: Es una señal de puesta a uno del biestable, que funciona de forma asíncrona, independientemente de la señal de reloj.
- Clear: Es una señal de puesta a cero del biestable, que funciona de forma asíncrona, independientemente de la señal de reloj.

Si observamos el siguiente diagrama de tiempos veremos el efecto que produce la señal de reloj en el circuito.



Si observamos el diagrama anterior se ve que los cambios solo se producen cuando la señal de reloj tiene un valor alto. Aún así si se producen cambios mientras la señal de reloj está a nivel alto estos cambios se reflejan en la salida, con lo que no se tiene el control total del circuito que se pensaba.


Hay otros biestables más avanzados que cambian su estado de salida justo en el cambio de estado alto a bajo en la señal de reloj. En este caso se dice que el biestable cambia su estado en el *flanco de bajada*. De esta manera el estado de las entradas solo se toma en un instante de tiempo muy corto, con lo que no se da tiempo a que este pueda cambiar.

Otra forma de disparo del biestable es en la transición de bajo a alto en la señal de reloj, con lo que se dice que el biestable se dispara por *flanco de subida*.

En resumen las formas síncronas de disparar a un biestable son:

- Por *nivel alto* de la señal de reloj.
- Por *nivel bajo* de la señal de reloj.
- Por *flanco de subida* de la señal de reloj.
- Por *flanco de bajada* de la señal de reloj.

En cada uno de esos casos la entrada de la señal de reloj del biestable se dibuja de una manera distinta en su símbolo esquemático. Las formas de dibujarla son las que se muestran a continuación:




8.5. EL BIESTABLE TIPO D

El biestable tipo D es un derivado del biestable RS convencional. En este caso concreto el biestable derivado solo tiene una entrada lógica.

Este biestable siempre tiene señal de reloj, con lo que estamos hablando de un biestable síncrono. El tipo de la señal de reloj puede ser cualquiera de los que se han visto, tanto disparado por nivel como por flanco.

El esquema básico del biestable tipo D (derivado de un R-S) se muestra en la siguiente figura. Además se presenta también su símbolo eléctrico, del circuito integrado comercial.



Si observamos el funcionamiento de este circuito veremos que lo único que hace es almacenar una copia del valor de entrada en la salida, es decir, si introducimos un nivel alto en la entrada S sería uno y R sería cero, con lo que la salida tomaría un valor alto. En el caso contrario la salida tomaría un nivel bajo.

Otro factor a tener en cuenta es que en esta configuración no se puede producir la condición de indeterminación que se producía en el biestable R-S, ya que la puerta inversora siempre proporciona en una de las entradas un valor distinto que la de la otra.


La utilidad práctica que tiene este circuito es su función como *latch*, palabra que se utiliza como sustituta de circuito memorizador de datos. La función que realiza en un circuito es como la de una memoria que almacena los datos de varios bits.

Un ejemplo de utilización de este tipo de biestables sería la de almacenar los dígitos que va pulsando un operario en un teclado numérico, de forma que cuando el operario deja de pulsar los datos quedan almacenados en el biestable D y el circuito digital los pueda procesar durante más tiempo.

8.6. EL BIESTABLE J - K

Con el biestable JK se crea para solucionar el problema de indeterminación que tiene el biestable R-S. Por ello se modifica éste último con dos puertas más, de manera que si se da la condición de indeterminación el biestable cambia al estado contrario al que estaba.

La modificación que se lleva a cabo se muestra en las siguientes figuras. Hay que tener en cuenta que sirve tanto para los biestables R-S síncronos y asíncronos, independientemente del tipo de señal de reloj que utilicen.




Si observamos la figura anterior e introducimos un nivel alto por las señales de entrada J y K vemos que la condición de indeterminación nunca se puede dar, ya que en las entradas R y S del biestable original no tienen nunca el mismo estado, además como la conexión de entrada - salida se hace de forma invertida, el estado final de las salidas será también invertido.

La tabla de verdad que definiría el estado del biestable es:

J	K	Q^{t+1}
0	0	Q^t
0	1	0
1	0	1
1	1	$\overline{Q^t}$


El biestable J – K integrado se presenta en la pastilla 4027 de la familia CMOS. Este circuito integrado contiene dos biestables de este tipo integrados. Su patillaje se puede observar en la siguiente figura:



8.7. EL BIESTABLE TIPO T

Este biestable nace a partir del biestable J-K, aprovechando las nuevas características que este presenta. La función que se trata de conseguir es que en un caso su salida varíe entre los estados cero y uno, y en el otro esa salida permanezca fija.

El diagrama eléctrico que crea un biestable tipo T a partir de un JK es el que se presenta en la siguiente figura. Además también se puede observar el diagrama eléctrico de un biestable tipo T.



La tabla de verdad que indica los posibles estados en los que se puede encontrar este biestable es:


T	Q^{n+1}
0	Q^n
1	$\overline{Q^n}$

Si observamos la tabla de verdad veremos que si la entrada T está a nivel alto el estado de la salida estará cambiando con cada impulso de reloj, mientras que si ésta está en bajo nivel la salida permanecerá siempre con el mismo estado lógico.

Este tipo de biestables no existen en el mercado, ya que se obtienen directamente del biestable J-K, aunque si podremos tratarlo como tal al dibujar un esquema eléctrico.

La principal aplicación de este tipo de biestables es la de dividir frecuencias digitales. Esto se consigue poniendo a uno la entrada, con lo que por cada ciclo completo de reloj se conseguirá un solo cambio de nivel en la salida. Así en la salida se obtendrá la señal de reloj dividida por dos.

El efecto comentado se puede observar en la siguiente figura.




8.8. BASCULAS MONOESTABLES

Este tipo de básculas se diferencian de todas las que hemos visto hasta ahora en que las anteriores tenían dos estados estables bien definidos, en los que podían permanecer durante un tiempo indefinido y éstas solo tienen un estado estable, en el que permanecerán todo el tiempo. Además hay otro estado, el complementario al primero, que será activado por


una señal externa y provocará que el monoestable permanezca en un estado inestable durante un periodo de tiempo determinado generalmente por un circuito RC.

Este tipo de básculas generalmente son activadas por flanco, ya sea ascendente o descendente.

El efecto que se produce en la salida se puede observar en las siguientes figuras:



Un ejemplo de un circuito monoestable con dos puertas NAND se puede observar en la siguiente figura. Se utiliza para generar pulsos de nivel bajo de corta duración (inferior a un segundo) y funciona con lógica negativa de entrada.



El estado estable está definido como un nivel alto tanto para la entrada de impulsos exteriores como para la salida.

Cuando por la entrada se recibe un impulso negativo el circuito se dispara por flanco de bajada y la salida toma un nivel bajo durante un periodo que depende de la constante RC, volviendo más tarde a tener un nivel alto. Al introducir un valor bajo por la entrada de la puerta se produce un nivel alto en la salida de la primera puerta, al estar el condensador descargado en ese instante, el nivel alto pasa a la entrada de la segunda puerta NAND, de manera que su salida pasa a tener un nivel bajo. Una vez que el condensador se carga a través de la resistencia en la entrada de la segunda puerta vuelve a haber un nivel bajo, provocando que la salida vuelva a nivel alto, dando por finalizado el estado inestable.

Se puede observar que, debido al modo de funcionamiento del circuito RC, si se mantiene un nivel bajo en la entrada del circuito, el monoestable funcionará de manera normal, ya que el condensador una vez cargado no dejará al circuito que genere otro impulso negativo de salida. Esta condición se mantendrá hasta que el condensador se descargue como efecto de que la señal de entrada vuelva a su nivel original.

La principal aplicación de estos circuitos es su uso conjunto con pulsadores mecánicos. Con esta configuración se evitan los rebotes mecánicos que se producen en el pulsador, generando una señal estable como consecuencia de esa pulsación.


8.9. BASCULAS ASTABLES

Este tipo de básculas es una de los que más se va utilizar en electrónica digital debido a que es capaz de generar una señal cuadrada periódica, señal que se puede utilizar como reloj para sincronizar todos los circuitos que compondrán nuestros montajes.


Este circuito biestable se diferencia de los anteriores en que no tiene ningún estado estable, es decir, los dos estados que tiene son estados inestables, con lo que el circuito estará cambiando de un estado a otro continuamente.

Al igual que en el circuito monoestable el tiempo que dura cada estado inestable estará definido por una red RC. Ejemplos de estos circuitos pueden ser:

Osciladores con inversores:



Oscilador condicional, si E=0 no oscila y si E=1 oscila:




Todos estos circuitos oscilan gracias a la carga y descarga del condensador a través de las resistencias del circuito. Si existe más de una resistencia es que el condensador tiene los caminos de carga y descarga por distinto lugares. Así la frecuencia de salida de los circuitos dependerá de la constante RC.

Para ver la forma de funcionamiento de los circuitos habrá que suponer un estado lógico inicial y ver por donde se carga el condensador, lo que provocará que ese estado lógico cambie. Así el condensador iniciará la descarga repitiéndose el proceso anterior.

La puerta que tiene un símbolo en su interior indica que tiene los niveles de cambio de estados mejor definidos, con lo que es más inmune al ruido. El efecto que tiene en estos circuitos es que la señal cuadrada que generan tiene el mismo ancho en el semiperiodo positivo que en el negativo. Son puertas *trigger Smith*.

Oscilador con cristal de cuarzo:



Este circuito funciona de distinta manera que los anteriores, ya que como se ve no contiene condensadores. El componente electrónico que regula la forma y frecuencia de la señal de salida es un cristal de cuarzo. Este componente destaca por la gran exactitud de la frecuencia de salida y provoca una única oscilación a una frecuencia determinada, que depende del tamaño del cristal que lleva internamente.

9. REGISTROS DE DESPLAZAMIENTO Y CONTADORES


Este capítulo describirá como crear registros de desplazamientos y contadores a partir de los biestables que se han visto en el capítulo anterior. Se verá como se adaptan a los distintos códigos binarios y como hacer circuitos secuenciales que sigan una secuencia lógica de pasos que nosotros definiremos.

9.1. REGISTROS DE DESPLAZAMIENTO Y LATCH

Estos dos tipos de circuitos están constituidos en base a los biestables que se han visto en el capítulo anterior. Su esquema eléctrico es muy parecido, pero existen pequeñas diferencias que provocan que su funcionalidad sea muy distinta.

El circuito que recibe el nombre de *latch* se comentó en el capítulo anterior pero aquí se explicará más detenidamente. Se utiliza para almacenar información binaria de varios bits a la vez cuando una señal lo indique, generalmente la señal de reloj.

El esquema de estos circuitos es el siguiente. En él se ve que solo pueden almacenar cuatro bits, pero es fácilmente ampliable, ya que solo hay que añadir más biestables al circuito siguiendo la manera de interconexión que utilizan.



Las líneas discontinuas indican que todo lo que hay en su interior estaría integrado en un circuito comercial, siendo sus entradas exteriores:

- Clock: Indica en que momento se guardan los datos de entrada. Activo por flanco de subida.
- Clear: Señal asíncrona que pone a cero todos los biestables del latch.
- D1 a D4: Señales de entrada. Se toma muestra de ellas cuando lo indica la señal de reloj.
- Q1 a Q4: Señales de salida. Siempre contienen una copia de los últimos datos de entrada.

Una de sus aplicaciones más directas es el almacenamiento de datos que se presentan durante un pequeño periodo de tiempo, pero que se tienen que utilizar para un tiempo de procesamiento mayor. Los datos se almacenarán en un latch para su posterior uso. En este caso los datos pueden provenir de un teclado o un sensor electrónico.

El caso de los registros de desplazamiento es distinto. Su utilización práctica depende de la configuración que estos presenten, y se pueden utilizar para convertir los datos de una forma de transmisión de datos serie a paralelo o viceversa, o incluso para actuar de retardador de datos.


La forma de funcionamiento de estos circuitos depende de la configuración de éstos y se verán uno por uno. Sus configuraciones básicas son:

- Serie / Serie.
- Serie / Paralelo.
- Paralelo / Serie.
- Universales.

La mayoría de ellos se basan en que los datos que entran al registro sufren un desplazamiento lateral antes de que salgan al exterior, de hay viene su nombre.

9.1.1. Registro de desplazamiento Serie-Serie

Es el un registro de desplazamiento que tiene la entrada de datos serie y la salida de datos serie. Su esquema básico para cuatro bits es el que se muestra en la siguiente figura:



En este circuito los datos que entran por los registros de la izquierda se van desplazando hacia la derecha según se lo indica la señal de reloj, de forma que transcurridos 4 ciclos de reloj comienzan a salir por la derecha. Entonces se dice que la información entra en forma de datos serie y sale del mismo modo, pero con cierto retraso. Esto se utiliza para crear ciertos retardos que son necesarios a veces en la transmisión o procesado de datos.

Si se introdujera un nivel alto por la entrada serie durante el primer ciclo de reloj la salida del primer biestable pasaría a nivel alto, en el segundo ciclo de reloj el nivel alto pasaría al segundo biestable, en el tercero al tercer biestable y en el siguiente, el nivel alto aparecería en la salida del registro de desplazamiento.


En este mismo procedimiento se basan las memorias FIFO (First In First Out), solo que los datos de entrada son de varios bits. En este tipo de memorias el primer dato que entra es el primero en salir, de hay su nombre.

9.1.2. Registro de desplazamiento Serie-Paralelo

Es el mismo circuito que el anterior, solo que tiene la salida de datos en paralelo, es decir, en este circuito introduciríamos los datos en serie y esperaríamos a que el registro de desplazamiento esté lleno, 4 ciclos de reloj, que es cuando se podrían recoger los datos en la salida.

Su principal aplicación es la conversión de datos que proceden de una transmisión serie o formato paralelo, para poderlos procesar de la forma en que se tratan normalmente los datos. Se utilizaría por ejemplo en el puerto serie del ordenador, de manera que éste recibe los datos en serie y los manda al procesador convertidos en paralelo.


Su esquema es el siguiente:



9.1.3. Registro de desplazamiento Paralelo-Serie

En este caso la información binaria se introduce en el registro en formato paralelo en un solo ciclo de reloj, pero para obtener los datos en la salida hay que hacerlo con pasos de la señal de reloj, de manera que la información habrá salido por completo cuando hallan transcurrido 4 ciclos de reloj completos.

El circuito que representa este tipo de registros de desplazamiento es:



Estos registros de desplazamiento se utilizan para convertir los datos de formato paralelo a formato serie. En un ordenador se utiliza en el puerto de salida serie para convertir los datos que provienen del procesador de paralelo a serie, adaptándolos así al protocolo de transmisión serie.


Como se puede observar se ha necesitado utilizar las entradas de puesta a uno que tienen los biestables para conseguir el objetivo buscado.

9.1.4. Registros de desplazamiento Universales

En los circuitos que hemos visto anteriormente se puede observar como se ha cambiado de configuración con solo tomar las entradas o salidas de distintas maneras, con lo que con los mismos biestables se han conseguido distintos propósitos. Así pues los circuitos que vamos a ver ahora se podrán adaptar a cualquiera de las configuraciones vistas, ya que ponen a nuestra disposición todas las señales necesarias para ello.

Este diagrama ilustra un registro de 4 bits. Las entradas incluyen una 'Entrada de Datos Paralelo' (4 líneas), una 'Entrada de Datos Serie' (1 línea), un 'Clear' (1 línea) y un 'Clock' (1 línea). El registro está compuesto por cuatro bloques de almacenamiento de datos (D Flip-Flops) conectados en cascada. Cada bloque tiene entradas para 'D', 'Clear', 'Q', 'Set' y 'CLK'. La salida de datos serie ('Salida de Datos Serie') es la salida 'Q' del primer bloque, y la salida de datos paralelo ('Salida de Datos Paralelo') son las salidas 'Q' de los cuatro bloques.


Otros circuitos tienen las entradas y salidas colocadas de manera que los datos en de entrada paralelo se introducen de manera asíncrona, lo que nos permite admitir los datos cuando se presenten, sin contar con que hay que esperar a que la señal de reloj nos lo permita. Un circuito como este podría ser:




9.2. EL TEMPORIZADOR 555

El circuito integrado LM555 es un circuito temporizador compuesto internamente por un divisor resistivo, dos amplificadores operacionales y un flip-flop RS, de manera que con las conexiones externas que presenta se pueden crear circuitos muy variados para una amplia gama de aplicaciones.

El diagrama interno se puede observar en la siguiente figura:



El patillaje de este circuito integrado se muestra en la siguiente figura:



Si nos fijamos en la figura que muestra el diagrama interno del temporizador podremos deducir fácilmente su funcionamiento.

Los amplificadores operacionales del esquema están funcionando como comparadores, con las tensiones de referencia que marca el divisor de tensión que está conectado a Vcc. De esta forma en el operacional que está conectado a la patilla R del biestable tenemos una tensión de referencia de $\frac{1}{3}$ de Vcc, que se puede variar con la tensión de disparo, y en el que está conectado a la patilla S del biestable tenemos $\frac{2}{3}$ de Vcc, que si se modifica con la tensión de control tendrá $\frac{1}{2}$ de Vcontrol.



Para cambiar el estado de la salida del biestable es necesario activar alguna de sus entradas, reset o set. Así para activar la señal de reset habrá que introducir una tensión por la patilla de disparo menor que $\frac{1}{3}$ de V_{cc} , con lo que la salida del operacional subirá a nivel alto, activando con ello la señal de reset, pasando la salida a tomar un nivel alto. Para activar la señal de set bastará con introducir por la patilla no inversora del primer operacional una tensión superior a $\frac{2}{3}$ de V_{cc} y la salida de éste se pondrá a nivel alto, activando la señal de set y poniendo a nivel bajo la salida del temporizador.

Para tener un mayor control del temporizador hay otras patillas de entrada que nos ayudarán a crear una mayor colección de circuitos temporizadores a partir de este circuito integrado. Estas patillas son restablecer, y descarga.


La patilla restablecer es el reset del biestable RS, en lógica negativa, con lo que si lo activamos la salida siempre tendrá un nivel alto. La patilla de descarga, que está conectada a un transistor, sirve para descargar de manera brusca a cualquier condensador que forme parte de la red RC externa que hace falta para la temporización. El transistor conduce cuando en la salida Q hay un nivel alto, descargando el condensador correspondiente, y está en corte en caso contrario.

Si la patilla de control no se utiliza, el fabricante indica que hay que conectar un condensador de 10nF en esta patilla, con el fin de eliminar ruidos parásitos del circuito. El circuito se alimenta con una tensión de entre 4,5V y 18V.

9.2.1 El 555 como Monoestable

Este circuito es uno de los más típicos que vamos a montar con el temporizador 555. Se trata de generar un pulso de salida de una duración determinada. Este pulso aparecerá cuando se introduzca por la señal de disparo una señal, y desaparecerá cuando transcurra el tiempo de duración para el que ha sido configurado, permaneciendo la salida en nivel bajo hasta que se vuelva a introducir una nueva señal de disparo.

El esquema eléctrico que configura al temporizador como circuito monoestable es:



Para comprobar que el circuito es un monoestable hay que suponer un estado inicial y comprobar el funcionamiento del circuito en ese estado. Para más sencillez vamos a analizar primero el estado estable, que es cuando la salida está a nivel bajo.


Estado estable:

Si la salida está a nivel bajo, la patilla de descarga estará conectada a tierra a través del transistor interno y la tensión del umbral será cero voltios, con lo que no se supera la tensión de $2/3$ de V_{cc} y la salida permanece como está. Por lo tanto estamos en un estado estable en el que el condensador permanece descargado.

Estado inestable:

Si partimos del estado estable y aplicamos una tensión a la entrada de disparo que sea inferior a $1/3$ de V_{cc} forzaremos a que la señal interna de puesta a cero del biestable se active y con ello la tensión de salida toma un nivel alto de tensión. Debido a ello la patilla de descarga del condensador estará desactivada, permitiendo que éste se cargue, de modo que cuando alcanza una tensión de $2/3$ de V_{cc} se activa la señal interna de set y el temporizador

vuelve a su estado estable. Las formas de onda de las señales se pueden ver en la siguiente figura:




El tiempo del estado inestable viene dado por la expresión: $T = 1.1RC$

9.2.2. El 555 como astable

En este caso el temporizador estará configurado como astable, de manera que tendrá dos estados inestables entre los que estará variando la salida. De esta manera la señal de salida del circuito será una señal cuadrada que tendrá una frecuencia dependiente de las constantes de tiempo que determinan los circuitos de carga y descarga RC. De esta manera se podrán crear señales cuadradas con ciclos de trabajo variables, es decir el tiempo de carga distinto que el descarga, con lo que la señal cuadrada no será simétrica.


El esquema que configura al temporizador como circuito astable es:



Para ver el funcionamiento del circuito hay que suponer un estado inicial y ver como evolucionan las señales en él.

Al conectar el circuito el condensador está descargado, con lo que su tensión es menor que $1/3$ de V_{cc} , activándose por lo tanto la señal R del biestable, con lo que la salida del temporizador pasa a nivel alto. En estas condiciones el condensador se carga a través de R_a y R_b , puesto que la señal de descarga está desactivada, hasta que su tensión supera el valor de $2/3$ de V_{cc} , activándose la señal S del biestable, momento en el que la patilla de descarga se activa, descargando al condensador a través de R_b . Cuando la tensión de éste disminuye hasta un valor inferior a $1/3$ de V_{cc} la salida del temporizador vuelve a ser alta, repitiéndose el proceso completo una y otra vez, mientras el circuito esté alimentado.

Las señales que se pueden observar en el condensador y en la salida del temporizador se muestran en la siguiente figura:



W y T son los tiempos de carga y descarga del condensador a través de $R_a + R_b$ o R_b respectivamente. Se ha de tener en cuenta que el tiempo de carga siempre es mayor que el de descarga, ya que el circuito resistivo es mayor en la carga que en la descarga.

La frecuencia de trabajo del circuito viene dado por la expresión:

$$f = \frac{1.44}{(R_a + 2R_b)C}$$

El ciclo de trabajo especifica la relación asimetría de una señal cuadrada que tiene distintos tiempos de estado en alta y en baja. A partir de la señal cuadrada de la figura anterior el ciclo de trabajo se define como:

$$D = \frac{W}{T} \times 100$$

Por ejemplo si $W = 2\text{ms}$ y $T = 2.5\text{ms}$ el ciclo de trabajo será:

$$D = \frac{2\text{ms}}{2.5\text{ms}} \times 100 = 80\%$$



9.3. CONTADORES

Un "contador" puede ser considerado como un circuito que cuenta el número de impulsos que se le aplican a través de una entrada externa de reloj.

Consta normalmente de una cadena de biestables en cuyas salidas se lee un número binario puro que indica la cuenta realizada hasta el momento. Por tanto, para conseguir un contador que cuente m números distintos, necesitamos una cantidad " n " de biestables tal que se cumpla la siguiente expresión:

$$2^n > m.$$

Los contadores pueden clasificarse de diversas formas:

Según la señal de reloj:

- Síncronos: Todos los biestables conmutan a la vez, con una señal de reloj común.
- Asíncronos: La señal de reloj no es común, y los biestables conmutan uno tras otro.

Según como cuenten:

- Ascendentes: El contador cuenta desde números pequeños a otros mayores.
- Descendentes: El contador cuenta desde números grandes a otros menores.
- Up/Down: El contador será ascendente o descendente, en función de una entrada de control.

Según los números que puedan contar:

- Binarios de n bits: Cuentan todos los números posibles de " n " bits, desde el 0 hasta el $2^n - 1$.
- De Décadas "BCD": Cuentan desde el 0 hasta el 9, y son ampliables de década en década.
- De módulo N : Cuentan N números diferentes, desde el 0 hasta el $N-1$.

Todos los contadores cuentan de forma cíclica, es decir, una vez alcanzado el número máximo de cuenta, vuelven a contar desde 0 en el siguiente impulso de reloj.


En muchas aplicaciones, los contadores son utilizados como temporizadores, cuentan unos determinados pulsos de reloj, de manera que el tiempo total de cuenta es de un tiempo determinado.

9.4. CONTADORES ASINCRONOS


Son los contadores de construcción más sencilla, y se caracterizan porque los impulsos de reloj de los biestables no actúan simultáneamente, sino de forma secuencial, uno después de otro.

Se basan en una cadena de biestables conectados de forma que con cada pulso de reloj conmuten al estado contrario al que tenían. La cadena se establece conectando la salida de un biestable con la entrada de reloj del siguiente.

Como ejemplo se muestra un contador asíncrono ascendente de 4 bits, construido mediante biestables JK activos por flanco de bajada, y con ambas entradas fijadas a 1.



Este circuito cuenta en binario puro de forma ascendente, desde el número 0 hasta el 15. Un cronograma del circuito, supuestos inicialmente puestos a 0 los biestables, es el siguiente:



Este cronograma ilustra el hecho de que todos los circuitos contadores pueden ser usados como divisores de frecuencia, ya que en sus salidas obtenemos señales cuyas frecuencias mantienen una relación fija con respecto a la frecuencia de la señal de reloj.

La principal desventaja de estos contadores es su lentitud, ya que los biestables conmutan en serie y se suman los retardos de propagación, con lo que se ha de esperar un poco más hasta obtener el resultado final de la cuenta. Observar que la lentitud es mayor cuanto más grande es el contador.


Otro problema de los contadores asíncronos es que, durante y el tiempo de conmutación de los biestables, aparecen momentáneamente valores de salida que no son válidos dentro de la cuenta que se lleva.

Para construir un contador asíncrono descendente bastará con tomar las salidas de cuenta en las salidas negadas de cada biestable, con lo que la cuenta empezaría por 1111 y terminaría por 0000. Otro modo es utilizar biestables JK activos por flanco ascendente. Observar como en este último caso la cuenta se realiza al revés, que es lo contrario de lo que puede parecer en un principio. El esquema eléctrico del contador descendente es como el del ascendente pero tomando las salidas de cuenta de las salidas negadas de los biestables, su cronograma es como el del contador ascendente pero con las señales de salida invertidas.

9.5. CONTADORES SINCRONOS

Los contadores síncronos están formados por una cadena de biestables de cualquier tipo, a los que se aplica una misma señal de reloj, por lo que todos conmutan a la vez, que es la entrada externa de impulsos a contar y cuyas entradas síncronas son activadas por un conjunto de circuitos combinacionales (puertas lógicas) configurados de tal manera que hacen que el contador vaya pasando por los estados de cuenta deseados.

Por ejemplo, el diagrama de bloques de un contador síncrono de 4 bits realizado mediante biestables tipo D es el siguiente:





Según sea el circuito combinacional, podemos obtener un contador ascendente o descendente, binario (0 a 15) o de Décadas, etc.

El problema principal consiste en diseñar dicho circuito combinacional para que active correctamente las entradas de los biestables para el próximo estado, en función de las salidas actuales de estos. Para ello el primer paso es construir la llamada tabla de transición del contador, en la que establecemos el orden de cuenta deseado y en la que se reflejarán todos los posibles estados en los que han de funcionar los biestables.

Por ejemplo, si queremos diseñar un contador ascendente binario de 4 bits, su tabla de transición será la siguiente:

Estado Actual (Qd Qc Qb Qa) ^t	Próximo Estado (Qd Qc Qb Qa) ^{t+1}
0 0 0 0	0 0 0 1
0 0 0 1	0 0 1 0
0 0 1 0	0 0 1 1
0 0 1 1	0 1 0 0
0 1 0 0	0 1 0 1
0 1 0 1	0 1 1 0
0 1 1 0	0 1 1 1
0 1 1 1	1 0 0 0
1 0 0 0	1 0 0 1
1 0 0 1	1 0 1 0
1 0 1 0	1 0 1 1
1 0 1 1	1 1 0 0
1 1 0 0	1 1 0 1
1 1 0 1	1 1 1 0
1 1 1 0	1 1 1 1
1 1 1 1	0 0 0 0
	(Dd Dc Db Da) ^t

Sin embargo, para construir el circuito combinacional necesitamos una tabla de verdad cuyas funciones de salida no sean el próximo estado de salida deseado en los biestables, sino el valor de las entradas que harán conmutar a los biestables a dicho próximo estado cuando llegue el siguiente pulso de reloj.

Para obtener dicha tabla de verdad, es necesario saber qué tipo de biestables se van a utilizar en la construcción del contador y cual es la tabla de excitación de ese tipo de biestable.



Esa tabla de excitación indica cómo activar las entradas de un determinado tipo de biestable para que conmute del estado actual a cualquier otro que se quiera obtener en el próximo estado. Las tablas de excitación para los cuatro tipos principales de biestables son las siguientes:

Biestable RS		Biestable JK		Biestable D		Biestable T							
Q^t	Q^{t+1}	R^t	S^t	Q^t	Q^{t+1}	J^t	K^t	Q^t	Q^{t+1}	D^t	Q^t	Q^{t+1}	T^t
0	→ 0	X	0	0	→ 0	0	X	0	→ 0	0	0	→ 0	0
0	→ 1	0	1	0	→ 1	1	X	0	→ 1	1	0	→ 1	1
1	→ 0	1	0	1	→ 0	X	1	1	→ 0	0	1	→ 0	1
1	→ 1	0	X	1	→ 1	X	0	1	→ 1	1	1	→ 1	0

Con estas tablas junto con la tabla de transición del contador podemos construir ya la tabla de verdad del circuito combinacional a diseñar, llamada normalmente tabla de excitación del contador. Esta tabla tendrá como variables de entrada el estado actual de salida de los biestables, y como funciones de salida las próximas entradas síncronas que han de tener dichos biestables para que conmuten en el siguiente ciclo de reloj al estado que nosotros hemos definido anteriormente como próximo estado.

El valor de estas funciones para cada combinación de entrada se obtiene observando en la tabla de transición qué conmutación se debe producir en cada biestable, y anotando los valores que deben tener sus entradas para que dicha conmutación se produzca, según indique la correspondiente tabla de excitación del biestable con el que se va a construir el contador.

Para el contador binario de 4 bits del ejemplo inicial, construido con biestables D, la tabla de verdad coincide exactamente con la de transición, ya que en un biestable tipo D se cumple que $Q^{t+1} = D^t$.

Sin embargo, si construimos el contador con biestables JK, la tabla de verdad será la siguiente:

Estado Actual (Qd Qc Qb Qa) ^t	Próximo Estado (Qd Qc Qb Qa)	Entradas Actuales							
		Jd	Kd	Jc	Kc	Jb	Kb	Ja	Ka
0 0 0 0	0 0 0 1	0	X	0	X	0	X	1	X
0 0 0 1	0 0 1 0	0	X	0	X	1	X	X	1
0 0 1 0	0 0 1 1	0	X	0	X	X	0	1	X
0 0 1 1	0 1 0 0	0	X	1	X	X	1	X	1
0 1 0 0	0 1 0 1	0	X	X	0	0	X	1	X
0 1 0 1	0 1 1 0	0	X	X	0	1	X	X	1
0 1 1 0	0 1 1 1	0	X	X	0	X	0	1	X
0 1 1 1	1 0 0 0	1	X	X	1	X	1	X	1
1 0 0 0	1 0 0 1	X	0	0	X	0	X	1	X
1 0 0 1	1 0 1 0	X	0	0	X	1	X	X	1
1 0 1 0	1 0 1 1	X	0	0	X	X	0	1	X
1 0 1 1	1 1 0 0	X	0	1	X	X	1	X	1
1 1 0 0	1 1 0 1	X	0	X	0	0	X	1	X
1 1 0 1	1 1 1 0	X	0	X	0	1	X	X	1
1 1 1 0	1 1 1 1	X	0	X	0	X	0	1	X
1 1 1 1	0 0 0 0	X	1	X	1	X	1	X	1
	Dd Dc Db Da								

El paso final consiste en simplificar cada una de las funciones de esta tabla lo máximo posible y dibujar el circuito contador completo, incluyendo los biestables y las puertas lógicas necesarias impuestas por el circuito combinacional.


Simplificando por Karnaugh en biestables JK, resulta:

$$\begin{array}{llll}
 J_D = Q_C \cdot Q_B \cdot Q_A & J_C = Q_B \cdot Q_A & J_B = Q_A & J_A = 1 \\
 K_D = Q_C \cdot Q_B \cdot Q_A & K_C = Q_B \cdot Q_A & K_B = Q_A & K_A = 1
 \end{array}$$

Simplificando en biestables tipo D, quedaría así:

$$\begin{array}{ll}
 D_D = Q_D \oplus (Q_C \cdot Q_B \cdot Q_A) & D_B = Q_B \oplus Q_A \\
 D_C = Q_C \oplus (Q_B \cdot Q_A) & D_A = \overline{Q_A}
 \end{array}$$

El circuito diseñado con biestables JK quedaría de la siguiente manera:



En resumen, como características generales de los contadores síncronos caben destacar las siguientes:

- Todos los biestables están gobernados por la misma señal de reloj y conmutan simultáneamente.
- La frecuencia máxima de funcionamiento del contador viene determinada por el retardo de un solo biestable, más el de una o dos puertas lógicas, independientemente del número de biestables del contador. Son, por lo tanto, contadores más rápidos que los asíncronos.
- Las funciones obtenidas para las entradas síncronas de los biestables van siendo cada vez más complejas a medida que aumenta el peso binario del biestable. Esto hace que, para contadores con un mayor número de bits, aparezcan problemas de fanout en las salidas de los biestables de peso binario bajo.

9.4.1. Ejemplo de diseño de un contador síncrono

Diseñar un contador síncrono ascendente que cuente décadas de números, es decir, del cero al nueve. Diseñarlo en base a biestables RS.


En la primera fase se tratará de diseñar la tabla de transición del contador y junto con la de excitación del biestable RS, calcular las entradas necesarias para que los biestables cambien al siguiente estado de manera correcta. Así la tabla de transición que quedará es:

Estado Actual (Qd Qc Qb Qa) ^t	Próximo Estado (Qd Qc Qb Qa) ^{t+1}	Entradas							
		Rd	Sd	Rc	Sc	Rb	Sb	Ra	Sa
0 0 0 0	0 0 0 1	X	0	X	0	X	0	0	1
0 0 0 1	0 0 1 0	X	0	X	0	0	1	1	0
0 0 1 0	0 0 1 1	X	0	X	0	0	X	0	1
0 0 1 1	0 1 0 0	X	0	0	1	1	0	1	0
0 1 0 0	0 1 0 1	X	0	0	X	X	0	0	1
0 1 0 1	0 1 1 0	X	0	0	X	0	1	1	0
0 1 1 0	0 1 1 1	X	0	0	X	0	X	0	1
0 1 1 1	1 0 0 0	0	1	1	0	1	0	1	0
1 0 0 0	1 0 0 1	0	X	X	0	X	0	0	1
1 0 0 1	0 0 0 0	1	0	X	0	X	0	1	0
1 0 1 0	X X X X	X	X	X	X	X	X	X	X
1 0 1 1	X X X X	X	X	X	X	X	X	X	X
1 1 0 0	X X X X	X	X	X	X	X	X	X	X
1 1 0 1	X X X X	X	X	X	X	X	X	X	X
1 1 1 0	X X X X	X	X	X	X	X	X	X	X
1 1 1 1	X X X X	X	X	X	X	X	X	X	X

Simplificando por Karnaugh las entradas de cada biestable nos quedan las siguientes ecuaciones lógicas para cada una de las entradas de los biestables.

$$\begin{aligned}
 R_D &= \overline{Q_B} \cdot Q_A & R_C &= Q_C \cdot Q_B \cdot Q_A & R_B &= Q_B \cdot Q_A & R_A &= Q_A \\
 S_D &= Q_C \cdot Q_B \cdot Q_A & S_C &= \overline{Q_C} \cdot Q_B \cdot Q_A & S_B &= \overline{Q_D} \cdot \overline{Q_B} \cdot Q_A & S_A &= \overline{Q_A}
 \end{aligned}$$

Dibujando finalmente el circuito completo incluyendo los biestables RS y las puertas correspondientes a las expresiones que hemos calculado, nos quedará:



9.5. CIRCUITOS SECUENCIALES ASINCRONOS CON PUERTAS

Este tipo de circuitos estará constituido solamente por puertas, pero con la peculiaridad de que permanecen las características de secuencia que se presentaban en los biestables. Esto es posible gracias a la realimentación de las salidas hacia las entradas, que se va realizar de modo que el estado siguiente al actual dependa, tanto del nuevo valor que se aplique a las entradas, como del valor anterior de las salidas.

El diagrama de bloques de este tipo de circuitos es:



Para diseñar un circuito de estas características es necesario representar en una tabla el estado actual y el próximo estado, incluyendo en las propias entradas, las salidas realimentadas.

Para verlo con mayor claridad lo representaremos con un mapa de Karnaugh, en donde se podrán observar, el número de estados estables e inestables, las combinaciones actuales de entrada y el próximo estado estable que se alcanzará cuando se cambie la combinación de las variables de entrada.

Esto se verá de una manera más clara si se realiza un ejemplo práctico, a la vez que se explica en que consiste el método de diseño.

El número de estados inestables sumados con los estables tiene que ser inferior al número de combinaciones posibles de entrada, incluyendo como entradas las variables de salida realimentadas, con lo que un posible caso es:

		AB			
		00	01	11	10
MN	00	①	7	⑧	2
	01	5	⑦	8	④
	11	⑤	6	③	4
	10	1	⑥	3	②



En donde A y B son las variables de entrada, y M y N son las salidas realimentadas.

Los números del 1 al 8 que están dentro de un círculo son los estados estables, ya que para esa combinación concreta la salida actual y la del siguiente estado permanecen iguales, con lo que el circuito permanece estable. Los números del 1 al 8 que no tienen círculo son estados inestables, ya que la salida actual es distinta que la del próximo estado, en esta situación el circuito tiende a cambiar los valores de salida y con ello el de las entradas del circuito. Así se conmutará a otro estado estable, mediante el paso por el inestable anterior.

Según el criterio anterior si estamos en un estado estable, para pasar a otro estable distinto tendremos que pasar primero por uno inestable mediante el cambio de una de las variables de entrada que son independientes.

Dibujando en el mapa de Karnaugh, en vez del número de estados, el valor de las salidas para cada estado, tendremos:

MN \ AB		AB			
		00	01	11	10
MN	00	00	01	00	10
	01	11	01	00	01
	11	11	10	11	01
	10	00	10	11	10

Para dibujar esto nos hemos basado en que los estados estables han de tener el mismo valor de salida para el próximo estado que para el estado actual, con lo que el valor de M y N tiene que ser el mismo en las entradas actuales, que para la próxima salida, que es el valor representado en el mapa de Karnaugh.

Para los estados inestables se ha colocado un valor para la próxima salida distinto que para la actual, para provocar ese estado inestable que se buscaba, con el que pasaremos a otro estado estable que tenga distinto valor de salida que el anterior. Por ello el valor de la próxima salida deberá ser el de la salida que deberá tener en el siguiente estado estable.

Lo único que queda por hacer ahora es reducir la expresión de salida del circuito mediante uno de los métodos conocidos, teniendo en cuenta que en este caso, al tratarse de un circuito con realimentación, la variable de salida dependerá también de ella misma, pero en su estado anterior.

La simplificación será:

MN	AB			
	00	10	11	01
00	0	0	0	1
10	1	0	0	0
11	1	1	1	0
01	0	1	1	1

M

MN	AB			
	00	10	11	01
00	0	1	0	0
10	1	1	0	1
11	1	0	1	1
01	0	0	1	0


N

Las expresiones finalmente reducidas quedarán:

$$M = \overline{A}B\overline{N} + BM + A\overline{B}\overline{N} = \overline{B}(\overline{A}N + A\overline{N}) + BM = \overline{B}(A \oplus N) + BM$$

$$N = \overline{B}N + \overline{A}B\overline{M} + ABM = B(\overline{A}M + AM) + \overline{B}N = B(\overline{A} \oplus M) + \overline{B}N$$

Así el circuito combinacional resultante será:



NOTA: A veces para que la transición entre unos estados y otros sea correcta habrá que añadir a la salida una resistencia en paralelo con un condensador. Esto provocará que la transición entre un estado y otro sea más lenta, evitando falsos estados provocados por los distintos retardos que hay en el circuito, debidos al tiempo de propagación de las puertas.

9.7. CIRCUITOS SECUENCIALES SÍNCRONOS CON BIESTABLES

Se trata de realizar lo mismo que en el apartado anterior pero sin utilizar tantas puertas como utilizábamos antes, mediante la ayuda de los biestables que ya conocemos. De esta manera ya tendremos realizada parte de la realimentación de las salidas hacia las entradas, de manera que el circuito completo constará de tan solo unas pocas puertas lógicas y varios biestables, siendo el esquema final más reducido.

En este caso partiremos de la tabla de estados del ejercicio anterior, con lo que no es necesario explicar nada nuevo sobre ella. Esta era:

MN \ AB	AB			
	00	01	11	10
00	①	7	⑧	2
01	5	⑦	8	④
11	⑤	6	③	4
10	1	⑥	3	②

MN \ AB	AB			
	00	01	11	10
00	①①	01	①①	10
01	11	①①	00	①①
11	①①	10	①①	01
10	00	①①	11	①①

Como se ve la tabla que indica los valores actuales de las entradas, las salidas actuales y las próximas salidas, tampoco ha variado. Lo que diferencia el método de diseño anterior del que ahora tratamos es el siguiente paso, ya que habrá que calcular las entradas de los biestables para el próximo estado, de manera que cuando llegue un nuevo pulso de reloj, la salida cambie al estado que indican las tablas anteriores.

Como en la práctica tenemos biestables J – K tendremos que realizar el diseño para este tipo de biestables. Así pues veamos las fases en que hay que diseñar el circuito, siempre partiendo de la tabla de transición del biestable J – K que se muestra más abajo.

J	K	Q_t	Q_{t+1}
0	X	0	0
1	X	0	1
X	1	1	0
X	0	1	1

Dibujando los estados por los que tiene que pasar cada salida de forma independiente, para tener representados de forma más clara los estados por los que tiene que pasar la salida de cada biestable, tendremos:

MN	AB			
	00	10	11	01
00	0	0	0	1
10	1	0	0	0
11	1	1	1	0
01	0	1	1	1

M

MN	AB			
	00	10	11	01
00	0	1	0	0
10	1	1	0	1
11	1	0	1	1
01	0	0	1	0

N

En la siguiente fase se tendrán que dibujar las entradas del biestable que controla cada salida, de manera que ésta pase al siguiente estado de manera correcta. Para ello habrá que mirar la tabla de transición del biestable J – K junto con el estado actual y siguiente estado que se requiere para cada salida en cada combinación existente en las entradas del circuito. Esto es:

MN	AB			
	00	10	11	01
00	0X	0X	0X	1X
10	1X	0X	0X	0X
11	X0	X0	X0	X1
01	X1	X0	X0	X0

M

MN	AB			
	00	10	11	01
00	X0	1X	0X	0X
10	X0	X0	X1	X0
11	X0	X1	X0	X0
01	0X	0X	1X	0X

N

En este punto de diseño se puede decir que lo más complicado está hecho. Ahora solo queda simplificar las entradas de los biestables mediante los métodos que ya conocemos y sustituir los resultados por puertas.

Tratando las entradas J y K de cada biestable por separado, tendremos cuatro tablas de salida, dos por cada biestable. Incluyendo la simplificación de Karnaugh, estas son:

		AB			
MN		00	10	11	01
	00	0	0	0	1
	10	1	0	0	0
	11	X	X	X	X
	01	X	X	X	X
JM					

		AB			
MN		00	10	11	01
	00	X	X	X	X
	10	X	X	X	X
	11	0	0	0	1
	01	1	0	0	0
KM					

		AB			
MN		00	10	11	01
	00	0	1	0	0
	10	X	X	X	X
	11	X	X	X	X
	01	0	0	1	0
JN					

		AB			
MN		00	10	11	01
	00	X	X	X	X
	10	0	0	1	0
	11	0	1	0	0
	01	X	X	X	X
KN					

De esta forma las ecuaciones reducidas quedarán como:


$$JM = \overline{A}B\overline{N} + \overline{A}B\overline{N} = \overline{B}(A \oplus N)$$

$$KM = \overline{A}B\overline{N} + \overline{A}B\overline{N} = \overline{B}(\overline{A \oplus B})$$

$$JN = \overline{A}B\overline{M} + ABM = B(\overline{A \oplus M})$$

$$KN = AB\overline{N} + \overline{A}BM = B(A \oplus M)$$

Representando el circuito de forma gráfica, quedará:





10. MEMORIAS

En este tema se explicarán los distintos de memoria que existen en el mercado, o al menos la gran mayoría de ellas.

Para cada tipo de memoria se explicarán los modos de funcionamiento, aplicaciones para las que son útiles y las ventajas que presentan con respecto a los otros tipos.

Las memorias proveen de un medio de almacenamiento a los sistemas digitales, para que se pueda realizar un procesamiento más rápido y eficaz de los datos que éstas contienen.

Existe una gran variedad de memorias en el mercado, aunque en este tema solo trataremos las memorias con semiconductores, ya que las demás serán explicadas en la parte de temario que corresponde al PC, ya que este utiliza una gran variedad de sistemas de almacenamiento de datos.

La clasificación más general que se puede hacer de las memorias es:

- Memorias volátiles (RAM)
 - Estáticas
 - Dinámicas
- Contenidos Permanentes
 - ROM
 - PROM
 - EPROM
 - EEPROM
- Memorias CAM

Los tipos de memorias más significativos indican lo siguiente:

- *Memorias de acceso aleatorio (Direccionables):* Son memorias de acceso directo, esto es, cada una de sus células de almacenamiento pueden ser leídas o escritas de forma directa, sin más que presentar en las entradas correspondientes (de dirección) el código equivalente a la posición que ocupan.
- *Memorias de acceso secuencial (desplazamiento):* En este tipo de memorias el acceso de una posición se consigue por desplazamiento hacia la salida de todas las informaciones almacenadas en las posiciones anteriores a la deseada.



- *Memorias CAM (Content Addressable Memory):* Estas memorias son direccionables por su contenido. Esto significa que la operación de lectura no se realiza indicando una dirección y observando su contenido, si no que se suministra un dato y la memoria responde si dicho dato está almacenado o no. En caso afirmativo la memoria indica en que dirección se encuentra.

10.1. CARACTERÍSTICAS DE LAS MEMORIAS

En el siguiente apartado se van a enumerar algunos de los parámetros más significativos de las memorias. Dependiendo de si estas características son mejores o peores, tendremos memorias más caras o baratas en el mercado.

- *Capacidad:* Es la cantidad de información expresada en número de bits que la memoria puede almacenar, aunque generalmente los datos están organizados en bytes. La capacidad se expresa como el número de palabras por el número de bits de cada palabra, es decir:

$$\text{Capacidad} = \text{palabras} \times \text{bits/palabra}$$

Por ejemplo una memoria que puede almacenar 2048 palabras de 8 bits cada una, vendrá representada por:

$$16384 = 2048 \times 8$$

- *Volatilidad:* Se dice que una memoria es volátil cuando la información almacenada en ella se pierde en ausencia de tensión de alimentación.
- *Tiempo de lectura o tiempo de acceso:* Es el tiempo que transcurre desde que se da la orden de leer el contenido de una determinada posición de memoria hasta que esos datos aparecen en los terminales de salida.
- *Tiempo de ciclo de escritura:* Es el tiempo que ha de transcurrir desde que se inicia una operación de escritura y el instante en que la información queda almacenada.


10.2. MEMORIAS RAM ESTATICAS

El nombre de estas memorias viene determinado por su modo de funcionamiento. RAM significa Random Memory Access, o memoria de acceso aleatorio, indicando que la lectura de un dato en estas memorias se hace directamente sobre el dato a leer, sin necesidad de leer los datos anteriores, como en las memorias de acceso secuencial (disquetes, cintas).

Este tipo de memorias se caracterizan porque, mientras están alimentadas, la información permanece almacenada en ellas sin modificación, a no ser que se realiza una operación de escritura sobre ellas.

El inconveniente que presentan es que si la alimentación desaparece por un fallo eléctrico, la información que había almacenada en ella desaparece.

Desde el punto de vista externo, salvo raras excepciones, el chip de memoria presenta el aspecto que se muestra en la siguiente figura.



Los dos terminales de alimentación son fundamentales para el correcto funcionamiento de la memoria. En memorias RAM bipolares a estos terminales se les suele denominar como Vcc y masa. Normalmente Vcc es de 5V pero según evolucionan las memorias y sobre todo cuanto mayor es su tamaño y velocidad, el valor de Vcc se reduce hasta alrededor de 3V o menos.

Los terminales de dirección ($A_0 \dots A_N$) sirven para indicar la posición de memoria sobre la que se desea hacer una operación de lectura o escritura. El número de posiciones de memoria del chip está relacionado directamente con el número de terminales de dirección de la memoria, de manera que si hay n bits de direcciones podremos direccionar 2^n posiciones de memoria distintas.



La entrada o salida de datos se realiza por los terminales que están marcados como datos (I/O) en el diagrama anterior. Estos terminales se comportan como salidas si se está realizando una operación de lectura y como terminales de entrada si se está realizando una operación de escritura. Además cuando el chip está inhibido (no está seleccionado) las patillas de salida están en estado de alta impedancia (como si no estuvieran conectadas a ningún sitio). El número de terminales de datos depende del ancho en bits que tenga la palabra que se va a guardar. Esto depende mucho del tipo de arquitectura en donde se vayan a emplear este tipo de memoria, así habrá memorias de 4, 8, 16 o 32 bits de ancho para el bus de datos.

El terminal de selección de lectura escritura (R/W o WE), que indica a la memoria la operación que debe hacer en cada momento, es decir, si debe guardar los datos o sacarlos al exterior. Un nivel alto en esta patilla significa que se va a realizar una operación de lectura y un nivel bajo que será una operación de escritura.


El terminal marcado como CS o CE es el terminal de selección o activación de chip, y actúa principalmente sobre los terminales de datos (E/S), con lo que si el chip no está activado no se podrán realizar operaciones de lectura o escritura.

Existe otro terminal adicional de control para las patillas de datos de estos chips. Es la patilla de control de salida de datos (OE), que permite alternar el estado de las salidas entre un estado activado o un estado de alta impedancia. Esto permite conectar varios de estos chips a un mismo bus, ya que aunque tengamos varias salidas conectadas a un mismo punto, solo estarán activas las del chip que esté seleccionado (solo uno a la vez).

10.2.1. Diagrama interno de una RAM estática

Para ver con mayor claridad el funcionamiento interno de una memoria RAM estática, y en general de la mayoría de memorias, el fabricante proporciona el diagrama interno de sus memorias.

En este diagrama de bloques se puede apreciar la función de cada una de las patillas asociadas con la memoria. Para ello observar la siguiente figura.



Como se puede observar algunas entradas de dirección determinan la selección de filas de la matriz de memoria y las otras la selección de columnas. Una vez seleccionada una posición de memoria y mediante la utilización de las señales de control, se podrá escribir o leer un dato de la memoria.

Con la señal de control CS podemos bloquear las lecturas y escrituras de memoria, mientras que con la señal WE se selecciona el tipo de operación a realizar.


10.2.2. Modos de funcionamiento de las RAM estáticas

Por los modos de funcionamiento, entendemos los distintos ciclos de operaciones que se pueden realizar con este tipo de memorias, así tendremos dos fundamentales:

- Ciclo de lectura.
- Ciclo de escritura.


Cuando se realiza un ciclo de lectura, lo que se está haciendo es extraer los datos existentes en la matriz de memoria que hay dentro del circuito integrado. Para ello es necesario que el chip esté seleccionado mediante la activación de la entrada de control CS y que indiquemos que se va a realizar una operación de lectura, desactivando la señal WE.

Bajo estas condiciones, si ponemos en las entradas de dirección una dirección válida, a la salida del circuito integrado se obtendrá el dato que hay en esa posición de memoria. En la siguiente figura se puede observar un cronograma, en el que se puede observar con más detalle todo el proceso que se ha explicado anteriormente.



Cuando se va a realizar un ciclo de escritura el proceso se complica un poco más. Esto es debido a que si se quiere que los datos se graben de una forma correcta, habrá que manejar las señales con un orden correcto y lógico.

Lo primero que hay que hacer es colocar sobre el bus de direcciones la dirección sobre la que se quiere grabar el dato, después seleccionar el modo de la memoria en modo escritura y colocar el dato sobre el bus de datos. Hay que tener en cuenta que el dato ya se ha grabado, con lo que para que no se borre habrá que deshabitar el modo de escritura antes de modificar el dato del bus de datos o el de direcciones. Si esto no se hiciera así lo que ocurriría es que o el dato no se grabaría de modo correcto o se grabaría en varias direcciones distintas. El modo correcto de hacerlo es como se ilustra en la siguiente figura.




10.2.3. Expansión de memoria

La expansión de memoria se realiza cuando se necesitan utilizar un mayor número de datos o un tipo de datos mayor, es decir, cuando se necesitan un mayor número de posiciones de memoria o cuando lo que se necesita es almacenar datos de más bits de ancho.

La expansión de la longitud de la palabra o ancho de palabra se consigue mediante la unión de varios chips, que comparten todas las señales de control pero que tienen los buses de datos separados, de manera que se utilizan a la vez para ampliar el ancho de bus.


Esto se puede observar en la siguiente figura:



El otro tipo de expansión comparte los buses de datos y de direcciones, y mediante la combinación correcta de las señales de control se generan más líneas de direcciones, lo que significa que se obtendrán más posiciones de memoria para almacenar datos.


La forma más sencilla de hacerlo es controlando las señales de CS con la ayuda de un decodificador, de manera que se pueda controlar que chip está seleccionado en cada momento. En este caso y debido a la configuración obtenida se han de utilizar integrados que utilicen el tipo de salida triestado, que se utilizará cuando el chip en cuestión no esté seleccionado.

Este tipo de ampliación se puede observar en la siguiente figura:



Hay otro tipo de ampliación que se obtiene como resultado de las dos que se han visto anteriormente. Con ella se consigue una ampliación tanto del número de posiciones de memoria como del ancho del bus de datos. En este caso será necesaria la utilización de más chip de memoria que en los casos anteriores.


La asociación obtenida en este caso será:



10.3. Memorias RAM serie

Estas memorias tienen una forma muy peculiar de realizar los ciclos de lectura y escritura. Por lo general son memorias de pequeña capacidad, del orden de 256 x 8 bits.

El aspecto exterior de este tipo de memorias es como el que se muestra en la siguiente figura, en donde se puede ver que solo tiene una patilla para la entrada de datos, otra para la salida de estos, una para la señal de reloj y la última para seleccionar o deseleccionar el chip.




El modo de funcionamiento de estos chips es muy sencillo. Para realizar una operación de lectura bastará con seleccionar el chip e introducir los bits de dirección de pagina de forma ordenada por la entrada de datos, de manera que entre un bit por cada pulso de reloj, inhibiendo de nuevo el chip, con lo que la página indicada quedará seleccionada. El siguiente paso será una nueva selección de chip con la que introduciremos los datos de dirección dentro de la página seleccionada, con lo que ya se tendrá seleccionada una posición de memoria concreta dentro de la página que se había seleccionado. Si la operación es de lectura, en los siguientes 8 impulsos de reloj se obtendrán en la salida los datos leídos, pero si es de escritura tendremos que introducir los datos a almacenar después de los bits de dirección por la línea de entrada.

10.4. Memorias RAM dinámicas

Estos tipo de memorias son exactamente igual que las memorias RAM estáticas en cuanto a modo de conexión y de ampliación, la diferencia que existe entre ambas memorias es la forma en que están construidas.

Cada célula de memoria de las memorias RAM dinámicas está compuesta por un solo transistor que tiene asociado un condensador en donde se almacena la carga por un pequeño periodo de tiempo. La estructura real de cada celda de memoria se representa en la siguiente figura:



Este tipo de memorias permite alcanzar una elevada cantidad de almacenamiento a bajo costo, debido principalmente a que cada célula de memoria es mucho más sencilla que la de las memorias RAM estáticas, que estaban compuestas de biestables contruidos con varios transistores, con lo que en menos espacio físico se consiguen integrar un mayor número de celdas de memoria.

Su principal inconveniente radica en la necesidad de actualizar la información de forma periódica mediante ciclos de escritura especiales que se conocen como *ciclos de refresco* de memoria. Esto trae como inconveniente adicional el que se tengan que construir circuitos especiales de control para estas memorias, para poder realizar de manera adecuada esos ciclos de refresco.

La principal aplicación de estas memorias está en la informática, en donde debido a las elevadas cantidades de datos que se procesan se necesitan también grandes cantidades de memoria para almacenar esos datos que están siendo procesados.

Estas memorias se construyen a partir de transistores MOS, que presentan grandes impedancias de entrada y comportamiento capacitivo, con lo que los condensadores son también transistores MOS.

Debido a que estas memorias almacenan una gran cantidad de datos, y con el propósito de eliminar líneas de dirección, se han añadido dos señales de control adicionales, para diferenciar si la dirección de entrada pertenece a las filas o a las columnas de la matriz de memoria de datos. De esta manera la dirección se indica con dos bloques de direcciones, uno para las filas y otro para las columnas.


Las señales que se han añadido son CAS y RAS:

- CAS: Column Address Strobe, o almacenamiento de la dirección de columnas.
- RAS: Row Address Strobe, o almacenamiento de la dirección de filas.

10.5. Memorias RAM dual-port

Estas memorias están caracterizadas por tener dos juegos de señales de dirección, datos y lectura/escritura, cada uno de los cuales puede acceder sobre las mismas células de memoria.

Su principal aplicación es en sistemas de procesamiento en los que hay más de un procesador, y para que el sistema funcione de manera más rápida se permite el acceso de ambos procesadores a la misma memoria y al mismo tiempo, según se indica en la siguiente figura:



En estos casos si ambos procesadores leen y escriben en la matriz de memoria a la vez se consigue un mayor rendimiento de la máquina. Solo hay un caso especial que hay que tener en cuenta, cuando ambos procesadores intentan acceder a la misma posición de memoria.



En este caso se pueden dar dos situaciones, dependiendo de la operación que se vaya a realizar:

- Lectura: No hay ningún inconveniente, los dos leen el mismo dato y obtienen lo mismo en los buses de direcciones.
- Escritura: Los dos están escribiendo sobre las mismas celdas de memoria y entran en conflicto si quieren escribir distintos datos, con lo que habrá que utilizar un sistema de arbitración que regule el acceso en estos casos.

Hay varios sistemas de arbitración para evitar estas situaciones, que en la mayoría de los casos están integrados en la propia memoria. Uno de los más sencillos es dejar que acceda el que primero lo solicite, y en caso de indeterminación dejar que siempre actúe el mismo.

10.6. Memorias ROM

El nombre de este tipo de memorias viene de Read Only Memory, que como su nombre indica son memorias en las que solo se pueden realizar ciclos de lectura.

Aparecen en la industria para eliminar el inconveniente que presentan las memorias RAM de que cuando se les quita la alimentación los datos que tenían almacenados desaparecen.

El almacenamiento de los datos en las memorias ROM se realiza en el diseño del propio circuito integrado, de manera que cuando este se construye es cuando se graban los datos, incluidos estos en el propio diseño.

Este tipo de memorias se utiliza en elementos electrónicos de gran difusión, que siempre realizan la misma tarea o para almacenar un pequeño programa software que ha de realizar un sistema computerizado. Este último caso es lo que se conoce en muchos ordenadores como la BIOS, que almacena un programa que testea el equipo completo en el proceso de arranque e inicia el sistema operativo.

El diseño de estas memorias es muy caro, ya que para cada grupo de datos a almacenar hay que realizar un nuevo diseño, con lo que solo sale rentable cuando se necesitan grandes cantidades de memorias que tengan almacenados los mismos datos, por ejemplo 100.000, ya que una vez realizado el diseño, la fabricación es muy barata y sencilla.



10.7. Memorias PROM

El nombre de estas memorias viene de Programable Read Only Memory, y como su propio nombre indica son memorias ROM programables.

Este tipo de memorias aparece como una alternativa más económica para pequeñas aplicaciones a las memorias ROM. Ahora estas memorias son programables, con lo que o bien el fabricante o bien el propio usuario puede programarlas a su antojo, siendo el diseño del circuito integrado común para todas las aplicaciones.

El proceso de programación consiste en romper fusibles o transistores internos del circuito integrado mediante la aplicación de una tensión de programación suficientemente alta para fundir los fusibles de los datos que tienen que estar a cero.

Con este tipo de memorias podemos obtener memorias programadas a medida con un relativo bajo coste, al que hay que añadir el programador de memorias. El inconveniente de estas memorias es que solo se pueden programar una vez, con lo que si nos equivocamos en la programación tendremos que tirar la memoria completa y comprar otra.

10.8. Otras memorias programables

Para solucionar los problemas que presentan las memorias que hemos visto hasta ahora, se fueron creando nuevas memorias según fueron aumentando las necesidades y exigencia de los sistemas digitales. Dentro de las nuevas memorias desarrolladas hasta ahora podemos destacar dos de ellas por las ventajas que presentan para la electrónica digital.

Las memorias EPROM que añaden una nueva característica a las memorias PROM. Su nombre viene de Erasable Programable Read Only Memory, y como su nombre indica se pueden borrar.

El proceso de grabación de estas memorias es similar al de las memorias PROM, y el de borrado se realiza por medio de rayos ultravioletas, que por medios químicos regeneran las uniones que se han destruido en el proceso de grabación (son uniones creadas mediante cargas eléctricas). Estas memorias se pueden grabar y borrar cientos de veces, e incorporan patillas de configuración para chequear la memoria y obtener datos del fabricante y del propio chip.



El proceso de borrado se realiza a través de una ventana de cristal que lleva en la parte superior, por la que entraran los rayos ultravioletas para proceder al borrado de la memoria. Durante el uso normal de la memoria se ha de poner una protección óptica a la ventana que no deje que entre ningún tipo de luz, ya que la mayor parte de ellas tienen partes de luz ultravioleta que harían que los datos de la memoria se fueran eliminando.

Para hacernos una idea una memoria se puede borrar por completo con un tiempo de exposición de 10 minutos con luz ultravioleta, con 10 horas a la luz del sol y con 1000 a la luz de un fluorescente.

Para eliminar los inconvenientes de borrado imprevisto de las memorias EPROM y el tener que quitarlas del circuito en el que funcionan para su borrado, aparece otro tipo de memorias que se llaman EEPROM o E²PROM, que son borrables eléctricamente sobre el circuito en el que están montadas. Su nombre viene de Electrically Erasable Read Only Memory y se borran con un voltaje eléctrico determinado.

Una de las principales aplicaciones de estas memorias es el de almacenar el estado actual de programación de los aparatos eléctricos que son programados por el usuario final, como pueden ser los televisores digitales. Cuando éstos se desconectan de la red eléctrica se procede a la reprogramación de la memoria de datos de manera que se guardan las emisoras sintonizadas y los ajustes de imagen como el brillo y color.